ESIstream

您将学习如何简单地下载并创建Vivado工程，实现ADC EV12AQ600/605的串行接口，并缩短您的开发时间。

本视频将介绍基于VCK190开发工具的ESIstream Versal开发包，帮助您熟悉其使用方法并加速您的开发流程。

实现确定性延迟是当今许多系统设计中讨论的主题。过去，人们一直在努力提高数据传输速度和带宽。如今的应用则越来越重视确定性——即要求数据包在精确的、可重复的时间点传送。本文将在设备的层面讨论确定性这一主题，以及如何设计超高速数据转换和信号处理系统以保证确定性延迟。

为了辅助Xilinx热门产品20nm Kintex UltraScale KU060 FPGA，Teledyne-e2v现在可提供高度优化的多通道模数转换器（ADC）和数模转换器（DAC）解决方案。它们有各种不同等级类别可供选择，最高级别是高可靠性耐辐射的宇航级，适用于卫星通信、地球观测、导航和科学任务

ESIstream是一个开源的串行数据接口协议，成本极低，支持多种FPGA架构的简单硬件实现，并占用最小的资源。简单来说，它是JEDEC的JESD204B子集1和2标准的开源替代方案。另外，ESIstream可为用户带来很多好处，这里将讨论其中的一些，包括低复杂度、低链接延迟和实现确定性延迟的简单方案。