PCIe

本视频重点介绍首款构建在可编程逻辑器件中的 Gen3 x16 PCI Express 解决方案，该方案通过了 4/2016 PCI SIG 合规性测试。该演示展示了 PCIe 在 Virtex UltraScale+ FPGA 电路板上启动和运行，并连接至 Intel Skylake 处理器

本博文主要是对基于PCIE（mcap）的部分可重构实现的步骤做一个简单的演示，如有错误之处，欢迎批评指正。值得说明的是，基于PCIE的部分可重构需在ultrascale系列及ultrascale+芯片才能实现，具体哪些系列能实现哪种配置方式如下图所示：
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201810/13754-39975-…; alt=""></center>
<p align="center"><strong>图1</strong></p>

<strong>简介 </strong>
这是学习PCIe DMA传输的第二篇博客，在前一篇中叙述了PCIe DMA传输的部分基础知识，并且较为详细的分析了接收引擎的各个状态，这里接着分析第二个关键模块：发送引擎（BMD_64_TX_ENGINE.v）。

软件：VIVADO2017.4

<strong>第一步：模块功能分析</strong>

在分析发送引擎的具体操作之前，需要多这个模块实现的功能进行简单的分析。如下是发送引擎中的标头类型
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201809/13349-39226-…; width="670"></center>

<strong>简介</strong>
经过一段时间的学习，这里将PCIe DMA模式的学习结果做一个总结，由于手里没有包含PCIe的板子，因此和学习PIO一样对DMA模式中的关键模块的代码进行逐条分析，希望对和我一样的初学者有所帮助。

软件：VIVADO2017.4。

<strong>第一步：PCIe DMA基础知识</strong>
在上一篇博客 PCIe学习（一）中已经对PCIe的部分基础知识进行了陈述，这里就不再赘述。DMA模式与PIO相比有很大优势，PIO数据传输直接由CPU执行，通常每次只能传输一个DW数据，在大量数据传输中会占用较多CPU资源，导致传输速度不足；然而对于大数据传输，DMA实现会带来更高的数据吞吐量，因为DMA硬件引擎不限于一个或两个DW传输。此外，DMA引擎通过直接传输数据来卸载CPU，从而通过较低的CPU利用率提高整个系统的性能。

<strong>简介</strong>
学习PCIe有一段时间了，这里将这段时间的学习做一个总结。由于手里没有包含PCIe的板子，因此所做的也就是尽力将XILINX提供的实例工程中的关键模块进行分析，包括 PIO_RX_ENGINE.v，PIO_TX_ENGINE.v，PIO_EP_MEM_ACCESS.v ，希望对和我一样的初学者有所帮助。

软件：VIVADO2017.4

<strong>第一步：PCIe基础知识 </strong>
PCIe协议比较复杂，XILINX官方提供了相关文档（pg054），此外也有不少好的中文学习资料（PCIe入门，PCIe体系结构导读）。文章结尾会上传部分学习资料，有需要的同学可以下载。