如何将ZCU106例程移植到自定义单板上(2)-构建硬件平台
judy 在 周一, 08/09/2021 - 09:44 提交硬件设计主要包括PS设置和VCU设置,VCU参考了pg252和zcu106例程,如下图所示。FZU5输入25MHz时钟,通过PLL产生33MHz和300MHz时钟输入到VCU。此外,PL部分还需要产生风扇控制信号,控制单板风扇。
硬件设计主要包括PS设置和VCU设置,VCU参考了pg252和zcu106例程,如下图所示。FZU5输入25MHz时钟,通过PLL产生33MHz和300MHz时钟输入到VCU。此外,PL部分还需要产生风扇控制信号,控制单板风扇。
本文描述了用于 Zynq® UltraScale+™ MPSoC 的 Xilinx® LogiCORE™ IP H.264/H.265 视频编解码单元 (VCU) 内核。以60帧/秒的速度压缩/解压分辨率高达3840×2160 px的同步视频流。
面向 Zynq UltraScale+ MPSoC 器件的 Xilinx® LogiCORE™ IP H.264/H.265 视频编解码器单元 (VCU) 内核能够以 60Hz 的像素对分辨率高达 4k 的视频进行同步压缩和解压缩。分辨率高出 4K 时,支持较低的帧速率。