在Vitis上对AlveoU280进行初步配置以及案例测试
wyh102 在 周一, 06/26/2023 - 09:56 提交
这里给出一个Vitis总的安装文档
AMD Vitis™ 软件平台是一款开发环境，主要用于开发包括 FPGA 架构、Arm® 处理器子系统和 AI 引擎在内的设计。Vitis 工具与 AMD Vivado™ ML 设计套件相结合，可为设计开发提供更高层次的抽象。
Vitis
Vitis下载安装尝试
wyh102 在 周五, 06/16/2023 - 14:46 提交
首先本次下载主要使用的是linux系统，所以我们先看一下Vitis支持的linux版本
Vitis Model Composer 2023.1现已更新！
judy 在 周三, 05/31/2023 - 15:15 提交
Vitis Model Composer 为 DSP 提供 AMD 系统生成器的所有功能性
ZYNQ HDMI输出实验——FPGA Vitis篇
judy 在 周二, 05/30/2023 - 10:09 提交
本实验使用FPGA通过HDMI接口输出彩条、色带、方块等图像。
自定义AXI IP核实验——FPGA Vitis篇
judy 在 周五, 05/26/2023 - 14:37 提交
本实验将为大家介绍如何在Vivado中构建 AXI总线类型的IP核
AMD Vitis 调试时，BSP代码的某些行没有被执行，代码乱跳等问题
judy 在 周四, 05/25/2023 - 15:52 提交
AMD Vitis 调试代码时，BSP代码的某些应该被执行的行，没有被执行
ZYNQ AXI GPIO中断实验——FPGA Vitis篇
judy 在 周四, 05/25/2023 - 09:44 提交
使用ZYNQ最大的疑问就是如何把PS和PL结合起来使用。本实验使用两个AXI GPIO的IP核
Vitis™ 统一软件平台 2023.1 全新发布
judy 在 周三, 05/24/2023 - 09:36 提交
AMD Vitis™ 统一软件平台 2023.1 版近期已正式发布！
ZYNQ 定时器中断实验——FPGA Vitis篇
judy 在 周二, 05/23/2023 - 09:23 提交
本实验介绍如何使用ZYNQ芯片PS端的定时器资源
ZYNQ 串口打印输出——FPGA Vitis篇
judy 在 周一, 05/22/2023 - 10:50 提交
本实验主要介绍使用PS端来完成ZYNQ串口打印输出的功能