跳转到主要内容
RGMII接口案例——二个设备共享一个PHY

FPGA一共有2个RGMII接口，其中A接口外接一个PHY后通过RJ45连接网线
如何实现ILA Cross Trigger

ILA Cross Triggering功能使得ILA核心之间、以及ILA核心与处理器
首创x86处理器AI引擎 AMD已有100多个AI加速功能

AMD的锐龙7040系列在x86处理器中首创集成了Ryzen AI独立引擎，开启了全新的AI PC时代
【FPGA数学运算】FPGA中的浮点数与定点数

本文将介绍浮点数和定点数的概念、表示方法及应用实例
用AMD Ryzen AI书写未来

AMD如何通过Ryzen AI激发创造力
如何用第三方仿真器单独进行IP仿真

本篇文章旨在帮助用户更深入理解IP的仿真模型及如何仿真
【FPGA数学运算】verilog无符号数与有符号数，怎么才能不用错？

今天我们来聊一聊verilog中的“有符号数”和“无符号数”
Zynq UltraScale+ MPSoC 助力 Bolin 视频处理引擎摄像头

Bolin 的 R9 与 EX Ultra SDI-over-IP 摄像头采用 AMD Zynq UltraScale+ MPSoC
面向工业应用的FPGA图像处理

本项目中，我们将使用AMD AC701评估板，在AMD Artix™ 7 FPGA上创建图像处理管道
AI 引擎系列 6 - 在 Vitis 分析器中分析 AI 引擎编译结果（2022.1 更新）

本文将在 Vitis™ 分析器中详解编译汇总文件，其中提供了有关编译的大量实用信息。
使用PCIE更新ZYNQ的QSPI Flash参考设计

本教程提供一个最小的参考设计，使上柆机可以通过PCIE端口
Xilinx高速收发器GTX/GTH的架构简述

XILINX高速收发器GTX/GTH高速串行通信的收发器，它可以支持多种协议
研讨会回放｜使用Vitis DSP库和Vitis Model Composer在AI引擎上进行信号处理如何使用 Vitis 加速流程和 Vitis Model Composer 流程开发带有 DSP 库的 AI Engine 内核
DPU Fingerprint详解

本文将会详细介绍关于DPU Fingerprint的相关内容，并提供此类校验失败问题的检查手段和解决方案。
如何搞定通信物理层？

本文梳理在无线通信中，物理层通常会包含哪些内容，以及如何落地实现
怎样读取Xilinx FPGA芯片的设备标识符---DNA

简单介绍一下xilinx FPGA的DNA，及怎么读取出来
科通技术携手AMD 解码专业音视频及工业医疗图像新趋势

当前专业音视频和 AI 医疗器械市场处于高速发展阶段，特别是 AI 医学影像在应用上已经实现了价值链闭环
AMD EPYC 9554处理器，兼具多核心与高频率

AMD EPYC 9554处理器‍是第四代AMD EPYC处理器家族中的主流型号
用 HLS 实现 UART

UART 是一种旧的串行通信机制，但仍在很多平台中使用
YunSDR Y790：8通道，单通道最高2GHz带宽

YunSDR Y790基于第三代Xilinx Zynq UltraScale+ RFSoC构建
订阅