跳转到主要内容
经过BUFGMUX的时钟该如何约束

时序场景如下图所示,clk0和clk1两个时钟输入,经过BUFGMUX后,输出到后面的逻辑

使用SystemC做RTL和C/C++ 的联合仿真

本文介绍一种通过SystemC做RTL/C/C++联合仿真的方法

AMD携AMD锐龙8040系列扩大移动PC领先优势,推动Ryzen AI软件广泛可用

AMD宣布推出全新的锐龙8040系列移动处理器,凭借一流的x86处理器性能,扩展了其在移动产品领域的领先地位

Xilinx vio的使用小结

在以往的项目中,要控制FPGA内部某个信号的值,往往是通过配置寄存器来实现的

什么是好的FPGA编码风格?(1)--尽量避免组合逻辑环路(Combinational Loops)

组合逻辑环路:指组合逻辑的输出信号不经过任何时序逻辑电路(FF等)

AMD推出Instinct MI300X GPU和MI300A APU,比英伟达H100领先1.6倍

AMD 使用最先进生产技术打造了 MI300 系列,并采用“3.5D”封装等新技术来生产两款芯片

Versal 自适应 SoC 设计指南 v2023.1

本指南提供 AMD Versal™ 自适应 SoC 硬件功能以及创建或移植设计时的块级注意事项的概述

AMD 通过 AMD Instinct MI300 系列提供领先的数据中心 AI 解决方案组合

MI300X 计算单元增加近 40% 、内存容量增加 1.5 倍、峰值理论内存带宽增加 1.7 倍

如何在petalinux环境下使用python脚本实现opencv显示USB camera图像

本文介绍一种方法在petalinux环境下使用OpenCV的Python API实现USB camera视频流的读取显示。

AMD明年将推锐龙8050系列APU:AI性能提升 3 倍、Zen 5架构CPU、RDNA 3+核显

AMD 计划 2024 年推出代号为 Strix Point 的 Ryzen 8050 APU,搭载 XDNA 2 引擎

电源设计管理器用户指南 (UG1556) v2023.1

本文描述如何使用 AMD 电源设计管理器 (PDM) 来进行功耗估算

如何用XSCT通过APB接口来读GT的寄存器

本文介绍一种通过AXI4 Lite或者APB3接口从XSCT来读Versla GT的寄存器的方法。

AMD Versal系列CIPS IP核建立示例工程

本文来进一步讲解如何来建立CIPS IP核示例工程。

AMD的Chiplet,又有新专利

AMD 的专利详细介绍了一种方法,即放弃中央处理器,用多个小芯片取代单个硅块

AMD中国式超车 从一座“百强县”开始

当大模型之争进入下半场,越来越多的创业公司将目光投向更长尾的大模型微调和AI推理赛道

是时候了解CXL 3.1了

最近发布了 CXL 3.1 规范。新规范对横向扩展 CXL 进行了额外的结构改进

Vitis_Libraries vision L3 isppipeline U50/ZCU102流程示例

Vitis Vision库中的内核在 Xilinx Vitis工具套件中进行了优化和支持

AMD 宣布 Pervasive AI 开发者挑战赛

利用 AMD 广泛的 AI 就绪技术,开发者将直面挑战