跳转到主要内容
AI 引擎内核与 graph 编程指南v2023.1本文描述 AI 引擎内核与 graph 编程的内部函数。
FPGA与ASIC有什么差异?二者该如何选用?

本文将讲解什么是FPGA? 和 什么是ASIC?

CXL 应用和机会

本文探讨了 CXL 规范,并推测了加速或实现高性能计算的新应用加速的机会

生成式AI,需要多少芯片?

到 2023 年,企业将在生成式 AI 上投资超过 194 亿美元

MicroSAR数字接收机的FPGA实现

microASAR数字接收机配备了一个12bit 500MHz ADC和一个Xilinx Virtex-5 FX-30T FPGA

AMD新发布的Instinct MI300到底怎么样?

AMD正式公布了Instinct MI300系列加速器的详细规格与性能,以及众多的应用部署案例

面试题:三分频电路设计

最近有人私信问了一个问题,如何设计占空比为50%的三分频电路

实现一个健壮的微控制器到 FPGA SPI 接口: 第1部分 - FPGA 的挑战

本文将探讨微控制器(uC)到现场可编程门阵列(FPGA)串行外设接口(SPI)

AMD Instinct 将在2025年与2027年为德国两台超级计算机提供算力

AMD、HPC和斯图加特大学之间的合作旨在加速该地区HPC和AI的发展

研讨会:利用编译器指令提升AMD Vitis™ HLS 设计性能

演示如何利用优化指令和 HLS 分析功能来高效驾驭各种 AMD 自适应 SoC 及 FPGA 产品的快速解决方案

AI 引擎系列 8 - 运行时比率参数简介

在本文中,我们将讲解该参数如何影响 AI 引擎应用的资源使用率和性能。

什么是好的FPGA编码风格?(3)--尽量不要使用锁存器Latch

在FPGA设计中,几乎没人会主动使用锁存器Latch

数据中心的AI时代转型:挑战与机遇

随着人工智能的迅速发展和广泛应用,数据中心作为AI技术的基石,也面临着前所未有的挑战和机遇

Versal 自适应 SoC 硬件、IP 和平台开发方法指南本文档旨在描述推荐的设计方法,帮助您在设计输入期间有效利用 AMD 的 Versal™ 自适应 SoC 资源。
深入分析:离散傅里叶变换(DFT)和快速傅里叶变换(FFT)

本文将深入分析离散傅里叶变换(DFT)和快速傅里叶变换(FFT)。

【FPGA图像处理实战】- 图像行缓存设计实现方式二(BRAM)

本文介绍如何使用BRAM实现图像行缓存的设计

通过JTAG在AMD XILINX SoC器件里启动Linux的方法

本文将分享通过JTAG启动Linux的方法和脚本

经过BUFGMUX的时钟该如何约束(更新)

我们先看UG949中举的例子:时序场景如下图所示

【FPGA图像处理实战】- 图像行缓存设计实现方式一(FIFO)

本文将详细介绍使用FIFO来实现图像行缓存的设计