跳转到主要内容
关于FPGA底层的思考:if-else的逻辑延迟一定比case大吗?

如果case和if-else都是使用一个查找表实现的,那他们的延迟有区别吗?

Versal™ 自适应 SoC 助力 8K 处理 – 为 8K 做好准备(3)

为了获取和传输 8K 视频,接口必须提供 4 倍于其 4K 前代产品的带宽

Matlab中数字波束形成的几个步骤及代码

数字阵列雷达的基本原理主要包括数字波束形成和数字接收处理

节省编译时间系列 3:使用增量综合

增量综合的工作方式与增量实现流程相似,但仅适用于综合阶段

IT领导者对人工智能将改变其业务的方式持乐观态度,并正在加大投资

近七成IT领导者认为人工智能技术将提高团队效率,但52%的人表示其组织还没有所需的IT基础设施

显示屏连接:不断发展以满足 8K 标准 – 为 8K 做好准备(2)

音频/视频(A/V)接口是任何显示系统不可或缺的一部分

基于3D V-Cache技术的第四代AMD EPYC 处理器带来卓越的技术计算性能

AMD正在不断通过创新的CPU突破数据中心的极限,提供更强大的性能、效率和可扩展性

VHK158 评估板用户指南本文详细介绍了 VHK158 评估板的功能
您准备好迎接 8K 了吗?

本文将探讨为何采用 8K 视频、其优势和潜在缺点

Xilinx(K7)和CycloneV之间的光纤通信设置

本文分享基于Xilinx K7和C5之间的光纤通信

基于QLS1046-Space的物联网平台让LEO小卫星实现高性能协议

本文将介绍一种新型的小型LEO通信卫星的架构

Digilent Analog Discovery 3产品对比过往产品有着那些差异与优化之处?

我们将详细为读者介绍并比较这两种设备之间存在的许多异同之处

如何减少时序报告中的逻辑延迟

在FPGA逻辑电路设计中,FPGA设计能达到的最高性能往往由以下因素决定

快来看看用FPGA做的开源示波器

本文简单介绍一个使用FPGA做的开源示波器

Vitis如何更新xsa?

在zynq调试时,经常需要更新xsa文件,更新步骤如下

被低估了的FPGA

行业报告预测,FPGA 市场预计将从 2023 年的 97 亿美元增长到 2028 年的 191 亿美元

你的FPGA测试是小步快跑、快速迭代吗?

在FPGA项目中,相信很多人都遇到过一种情况

节省编译时间系列 4:利用 Tcl 脚本对编译时间进行剖析

本文介绍了多种自动生成报告的有效途径

Vitis HLS 研讨会精彩回放及问答详解

本文精选出部分高频问题在文中做出进一步解答