本文主要介绍Vivado布线参数设置

AMD 128核心/256线程EPYC 9754处理器独家测试

本文档旨在逐步指导您熟悉各种 Vitis 工具，这些工具采用自下而上的设计流程来开发系统组件

8K 摄像机的出现和更高分辨率图像的捕捉，正慢慢推动媒体工作流程的其余部分跟上 8K 内容处理的步伐

异步FIFO通常用于跨时钟域处理，是逻辑设计常用基础模块

本文主要介绍了用户应当如何设置以太网IP的相关参数

本文将介绍Vivado增量编译的基本概念、优点、使用方法以及注意事项

据Yole报道，处理器市场在 2021 年迎来了破纪录的一年，飙升至1555亿美元

查看MIG IP输出的init_calib_complete信号

AMD 将“牺牲台积电下一代Radeon游戏 GPU (RX 8000) 的产量，以提高 FPGA 和 GPGPU 的产量”

FIFO：First in, first out，先进先出；其主要作用是：数据缓存

内置校准: DDR3和DDR4控制器通常具有内置的校准机制

本文主要是记录MAC在RGMII接口中的设计。

本文将继续介绍最新版本 PDM 2023.1 的新增功能

Vivado综合工具支持多种属性设置，可以在RTL文件或XDC文件中进行设

本文将介绍如何在FPGA上快速搭建以太网

话说之前从来没有使用过DDR，工作中的项目都是流式处理的

部署传统音视频系统时，工程会迅速变得复杂且成本高昂

本文将介绍Vivado综合工具支持的常用属性设置，并给出了Verilog示例

格雷码是一种反射二进制码编码方式