跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
Vitis HLS L1 库向导快速入门

本文将讲解如何下载 L1 库、查看所有可用功能以及如何在 Vitis HLS GUI 中使用库函数

基于3D V-Cache技术的第四代AMD EPYC 处理器带来卓越的技术计算性能

AMD正在不断通过创新的CPU突破数据中心的极限,提供更强大的性能、效率和可扩展性

Xilinx(K7)和CycloneV之间的光纤通信设置

本文分享基于Xilinx K7和C5之间的光纤通信

基于QLS1046-Space的物联网平台让LEO小卫星实现高性能协议

本文将介绍一种新型的小型LEO通信卫星的架构

Digilent Analog Discovery 3产品对比过往产品有着那些差异与优化之处?

我们将详细为读者介绍并比较这两种设备之间存在的许多异同之处

如何减少时序报告中的逻辑延迟

在FPGA逻辑电路设计中,FPGA设计能达到的最高性能往往由以下因素决定

快来看看用FPGA做的开源示波器

本文简单介绍一个使用FPGA做的开源示波器

Vitis如何更新xsa?

在zynq调试时,经常需要更新xsa文件,更新步骤如下

被低估了的FPGA

行业报告预测,FPGA 市场预计将从 2023 年的 97 亿美元增长到 2028 年的 191 亿美元

你的FPGA测试是小步快跑、快速迭代吗?

在FPGA项目中,相信很多人都遇到过一种情况

节省编译时间系列 4:利用 Tcl 脚本对编译时间进行剖析

本文介绍了多种自动生成报告的有效途径

VHK158 评估板用户指南本文详细介绍了 VHK158 评估板的功能
Vitis HLS 研讨会精彩回放及问答详解

本文精选出部分高频问题在文中做出进一步解答

AXI接口 DDR IP核使用技巧——DDR接口专栏(四)

本文向大家介绍一种更简单快捷的读写DDR数据方法

在AMD PetaLinux的systemd里启动后台命令的注意事项

由于客户需要,需要在Linux里启动服务,使一个脚本在后台一直运行

DPU从炒作到应用:不同场景的性能要求

本文介绍了DPU的通用架构及DPU的架构设计,并详细阐述了在不同应用场景下DPU不同的性能要求

FPGA之RTL命名规范的"三字经"

HDL会涉及到标识符,标识符适用于定义常数,变量,信号,端口

FPGA常用存储资源大全(RAM、ROM、CAM、SRAM、DRAM、FLASH

本文主要介绍FPGA中常用的RAM、ROM、CAM、SRAM、DRAM、FLASH等资源

您准备好迎接 8K 了吗?

本文将探讨为何采用 8K 视频、其优势和潜在缺点