跳转到主要内容
AMD的Bergamo让Epyc实现能效飞跃

AMD最新的Epyc处理器将服务器阵容扩展到128核,使用更小、更节能的Zen 4C CPU

这7种PLC协议 你一定经常见到

本文介绍协议之间的一些关键差异和对每种协议进行简要说明

Avnet携手AMD邀您齐聚深圳,共话智慧工业和汽车电子领域“芯”趋势

此次研讨会将覆盖AMD在工业自动化和汽车电子领域的最新应用

AMD即将推出成本优化型 Spartan UltraScale+ 系列

该新系列非常适合需要低功耗和高 I/O 的成本敏感型应用,其面向广泛的行业

Vivado爬坑指南(1)

作为一名刚入坑的新手小白,我将分享自己的一些建议

使用VVAS开发软件应用

Vitis视频分析SDK是在AMD平台上构建AI驱动的智能视频分析解决方案的完整软件栈

112Gbps GTM收发器的PCB通道设计指南

本文详细介绍了高速串行数据传输的印刷电路板(PCB)通道设计要求

【Vivado那些事儿】动态时钟的使用

时钟是每个 FPGA 设计的核心。如果我们正确地设计时钟架构

DDR5这么快,为啥还能那么稳?

内存的稳定性,离不开RAS功能。提起RAS,熟悉DDR的小伙伴们一定记得行地址选通信号

时序约束连载04~随路时钟

本文讲一下随路时钟,什么是随路的时钟呢?

获取Xilinx FPGA芯片IDCODE的4种方法(支持任何FPGA型号)

本文介绍Xilinx所有FPGA芯片型号IDCODE的获取方法

“共赢5G”—— AMD 携前沿网络解决方案亮相2023 MWC 上海

展示了基于领先的 AMD FPGA、自适应 SoC 以及 AMD EPYC™ 处理器的通信领域解决方案

5G Cloud RAN 能效,这意味着什么?

一同探讨新兴的云RAN能效趋势,以及AMD作为企业和技术提供商如何助力实现这些趋势

时序约束连载03~约束步骤总结

本小节对时序约束做最终的总结

2D 中值滤波算法实现使用高级综合HLS,开发 2D 中值滤波器算法 (HLS)
FIFO和RAM,到底用哪个?

在FPGA的设计中的,内部的FIFO和RAM是两种非常常见的存储单元

低调的通信产业驱动者:AMD在5G领域有哪些布局?

通信业已经进入5G时代。运营商投资建网、设备商提供各类5G设备和解决方案

实测780MB/s!基于RK3568J与FPGA的PCIe通信案例详解

本文介绍基于瑞芯微RK3568J与Xilinx Artix-7的PCIe高速通信案例

集成AMD Xilinx的standalone的例子到FreeRTOS时,关于中断的注意事项

FreeRTOS也可以说是standalone的程序。因此可以方便的把AMD Xilinx的standalone的例子