跳转到主要内容
基于AMD FPGA的PCIE DMA逻辑实现

AMD FPGA自带PCIE硬核,实现了PCIE协议,把串行数据转换为并行的用户数据

AMD 延长 Spartan 6 产品生命周期至少至 2030 年

AMD正式宣布对 Spartan 6 FPGA 的支持将至少延长至 2030 年

AMD 自适应和嵌入式产品技术日苏州站成功举办

AMD多位技术专家带来最新的自适应与嵌入式产品概览

AMD的反击:Zen 4c

在本文的深入探讨中,我们将分享对 Zen 4c 架构、市场影响、平均售价、销量、超大规模厂商订单转换的分析

Vivado HLS 开发工具是否好用

大多数FPGA程序员认为,高级工具总是发出更大的比特流,作为提高生产率的 "代价"

Xilinx FPGA DDR3设计(三)DDR3 IP核详解及读写测试

本文我们介绍下Xilinx DDR3 IP核的重要架构、IP核信号管脚定义、读写操作时序

AMD带领GPU进入Chiplet时代,RDNA 3架构深入解读

AMD 透露了其 RDNA 3 GPU 架构和 Radeon RX 7900 系列显卡的关键细节

FPGA零基础学习之Vivado-ROM使用教程

ROM的英文全称为Read-Only Memory,即只读存储器。可以从任意地址上读取数据

FPGA 的数字信号处理:Verilog 实现简单的 FIR 滤波器

该项目介绍了如何使用 Verilog 实现具有预生成系数的简单 FIR 滤波器。

历史视角看高性能计算的演变

高性能计算的历史视角凸显了该领域在过去几十年中取得的显著进步

在Vitis中通过 PSU DDR 执行MicroBlaze应用

探讨如何在 Zynq UltraScale ZCU104 开发板上通过 PSU DDR 执行 MicroBlaze 应用

AMD 自适应和嵌入式产品技术日再约姑苏城

分享主题包含 AMD 自适应与嵌入式产品更新,沉浸式智能座舱与舱驾一体化带来的全新体验

IDR(智能设计运行):基于机器学习的时序收敛助手

本视频将讨论如何在设计中使用此功能,并阐述其工作原理。

hash算法在FPGA中的实现(一)——hash表的组建

在FPGA的设计中,尤其是在通信领域,经常会遇到hash算法的实现

Vivado Schematic中的实线和虚线有什么区别?

Vivado Schematic中的实线和虚线有什么区别?以下图为例

一颗芯片的典型设计流程

本文概述了芯片设计流程、不同阶段以及它们对创建有效芯片的贡献。

Xilinx FPGA Multiboot设计与实现(Spartan-6和Kintex-7示例)

本文介绍如何创建Golden镜像和Multiboot镜像,以及加载失败Fallback回退的原理。

VPX通信基础理论

新型VPX(VITA 46)标准是自从VME引入后的25年来,对于VME总线架构的最重大也是最重要的改进

以太网 PHY 的功能和选择

以太网 PHY 3具有两个主要功能

Vivado Versal 在连接多个 NOC 的情况下出现写/读访问阻塞

对 Versal 设计使用 Vivado DFX 时出现硬件故障,我怎样才能避免这种情况?