跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
瑞苏盈科为VR行业提供FPGA核心板解决方案

FPGA技术被广泛的应用在VR应用中或是其相关的研发项目中

AMD EPYC 嵌入式系列处理器为全新 HPE Alletra Storage MP 解决方案提供支持

AMD EPYC 处理器支持 HPE 通过 HPE GreenLake 以高性能横向扩展块

如何在 Advanced IO Wizard (XPHY) 中使用 XPIO_VREF

SelectIO架构手册 AM010 描述了如何使用 XPIO_VREF原语来调整 Internal Vref

时序约束连载01~output delay约束

本文将详细介绍输出延时的概念、场景分类、约束参数获取方法以及约束方法

ZYNQ 读写SD卡——FPGA Vitis篇

本实验介绍如何使用Xilinx ZYNQ芯片在SD卡上读写文件

Versal:HDIO OBUFT 和 IOBUF 三态时序影响

本文则着重探讨 HDIO OBUFT 和 IOBUF 用例

在Vitis上对AlveoU280进行初步配置以及案例测试

这里给出一个Vitis总的安装文档

KV260(一)运行AI Box

KV260板卡支持vitis-ai,文档相对比较丰富,在GitHub上有很多例程源码

AMD,加大投资FPGA

AMD计划在四年内投资高达 1.35 亿美元,在爱尔兰实现持续增长

罗德与施瓦茨、藤仓、艾福伦验证了用于5G毫米波相控阵天线研发测试的CATR OTA测试系统

系统架构师可以使用该套件来为5G毫米波系统使用Zynq® UltraScale+™ RFSoC Gen3

2023.1 Vivado 或 Vitis_Analyser 崩溃并显示“An unexpected error has occurred (11) # Stack: libjvm.so”

使用 Vivado 或 Vitis_Analyser 时,工具发生崩溃并显示一下错误

伪红外图像处理

该项目展示了一些红外图像处理算法,这些算法可以提高图像质量

AMD RFSoC 助力 iCana 推出室内小型蜂窝 RF 前端参考设计

随着 5G 将网络推向更高频率,无线基础设施需要全面的小型蜂窝密集化

降低数字化转型门槛,FPGA助力爱瑞无线“加速”5G行业应用破局

爱瑞无线基于AMD RFSoC FPGA芯片推出5G加速卡AVDU1010

Vivado 安装后添加芯片型号方法

打开vivado,选择help,点击Add Design Tools or Devices

RTL与HLS强强联合打造FPGA新开发之路

Vitis HLS是Vitis AI重要组成部分,所以我们将重点介绍Vitis HLS

使用VVAS调用硬件加速器

本文介绍VVAS框架所支持调用的H/W(HLS)内核

Vitis HLS L1图书馆向导

你想了解Vitis L1库吗?Vitis HLS 2023.1支持一个新的L1库向导

Xilinx .coe文件格式总结xilinx中的.coe文件主要用于对ROM/RAM的初始化,以及用于存储滤波器系数