跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事

博客

RGMII接口案例——二个设备共享一个PHY

FPGA一共有2个RGMII接口,其中A接口外接一个PHY后通过RJ45连接网线

【FPGA数学运算】FPGA中的浮点数与定点数

本文将介绍浮点数和定点数的概念、表示方法及应用实例

【FPGA数学运算】verilog无符号数与有符号数,怎么才能不用错?

今天我们来聊一聊verilog中的“有符号数”和“无符号数”

Xilinx高速收发器GTX/GTH的架构简述

XILINX高速收发器GTX/GTH高速串行通信的收发器,它可以支持多种协议

如何搞定通信物理层?

本文梳理在无线通信中,物理层通常会包含哪些内容,以及如何落地实现

用 HLS 实现 UART

UART 是一种旧的串行通信机制,但仍在很多平台中使用

FPGA时序约束--基础理论篇

FPGA开发过程中,离不开时序约束,那么时序约束是什么?

FPGA远程更新/远程调试的一种简单方法

我们知道正常的调试器/下载区的JTAG接口可以兼容很多芯片

Xilinx PCIE core管脚分配错误怎么办?

硬件在分配PCIE的管脚的时候,没有分配到xilinx推荐的对应的管脚上,如何处理呢?

用Matlab产生不同分布的热噪声信号

本文给出Matlab中产生三种不同分布热噪声的简单方法

SerDes简介

随着电子行业技术的发展,特别是在传输接口的发展上,传统并行接口的速度已经达到一个瓶颈

使用 MATLAB HDL Coder 和 FPGA 快速实现自动白平衡(AWB)

我们将使用 MATLAB Simulink 和 HDL 编码器创建自定义 IP -- AWB

[FPGA IP系列] BRAM IP参数配置与使用示例

本文将详细介绍Vivado中BRAM IP的配置方式和使用技巧

开源的Bluespec SystemVerilog (BSV)语言表现如何?

今天的核心是使用BSV设计一款游戏,看下在实际设计中BSV表现如何

FPGA开源项目 – 以太网ARP通信测试(二)

本文继续简单介绍一下基于FPGA的以太网ARP通信

MATLAB / Simulink HDL 快速入门

本文将使用实例讲解MATLAB / Simulink HDL 使用入门

FPGA开源项目 – 以太网ARP通信测试(一)

主机与目的主机进行以太网通信,需要知道目的主机的MAC地址

组合电路在 HLS 中的重要性

该项目通过一个示例演示了 HLS 中组合电路对设计的影响

Vivado编辑器乱码问题

我们在日常开发中经常使用sublime、vim、vs code等第三方的编辑器

FPGA项目开发之同步信号和亚稳态

让我们从触发器开始,所有触发器都有一个围绕活动时钟沿的建立