跳转到主要内容

博客

解锁Vivado综合技巧,这份HDL XDC属性设置清单让你事半功倍!(二)

本文将介绍Vivado综合工具支持的常用属性设置,并给出了Verilog示例

在FPGA上快速搭建以太网

本文将介绍如何在FPGA上快速搭建以太网

Xilinx DDR3学习总结——1、MIG核设置

话说之前从来没有使用过DDR,工作中的项目都是流式处理的

解锁Vivado综合技巧,这份HDL XDC属性设置清单让你事半功倍!(一)

本文将介绍Vivado综合工具支持的常用属性设置

如何让级联的UltraRam获得最佳时序性能

本文介绍如何通过XPM调用URAM,并让级联URAM获得最佳时序性能

基于FPGA的RGMII接口设计(一)——GMII到GRMII的转换

我们知道以太网的通信离不开PHY芯片,那PHY和RGMII接口到底是什么关系呢?

FPGA的多bit信号跨时钟域处理方法之一:握手法(必须掌握)

多bit信号跨时钟域的处理方法之一是握手法,也可以称作应答法

ZYNQ上的简单 FSK 基带发射器

本项目将是一个非常简化的基带符号映射器,用于 FSK 数字调制方案的链的发送端

Vivado设计资源优化 ,查看各子模块资源占用的方法大全

本文介绍Vivado中如何进行FPGA设计资源优化以及查看各子模块资源占用的方法

Vivado约束添加方法:一文全面解析IO和时序约束

本文将介绍vivado中常见的设置约束方法

PCIe协议层——PCIe接口专栏(二)

本文介绍PCIe引脚定义以及PCIe协议层

【数字实验室】消除毛刺

可编程逻辑系统通常部署在可能存在噪声的应用中

AMD下一代处理器首次曝光:大小核APU设计,全支持超线程

AMD下一代处理器肯定是Zen 5架构,尽管不确定会不会用3nm的制程

FPGA的多bit信号跨时钟域为什么不能使用两级同步打拍处理(面试必问)

多bit信号跨时钟域如何处理呢?为什么不能使用两级打拍的方式呢?

初识PCIe协议——PCIe接口专栏(一)

本文介绍几种在FPGA中实用的PCIe接口应用方法

Vivado RTC实时时钟系统设计

我们一起学习一下RTC的驱动

Xilinx 电源管理库 (XilPM)介绍及使用

AMD-Xilinx MPSoC 和 Versal ACAP 系列均具有复杂的内部电源结构

FPGA的单bit信号跨时钟域处理方法(面试必问)

本文重点讲解单bit跨时钟域的处理方法