跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事

博客

手把手教你打包一个自己的Vivado IP核

模块复用是逻辑设计人员必须掌握的一个基本功,通过将成熟模块打包成IP核

IP库新增多种颜色转换空间IP

颜色空间转换是图像及视频中常用的解决方案

MIG IP核的使用——DDR接口专栏(二)

本文将向大家介绍Xilinx FPGA下的MIG IP核使用方法

你的代码是如何上传服务器?

作为一个开发者,我们都有过将写好的,或者修改后的代码上传服务器的经历

Vivado将.v文件作为模块加入Block Design

本文说明如何向Block Design添加.v文件模块

【Verilog我思我用】-generate

在使用xilinx官方例程《XAPP585》实现CameraLink接口发送或者接收数据时,有个程序还是值得学习的

FPGA的程序加载速度

Xilinx FPGA的配置模式通常有以下几种

ZCU106的PYNQ移植

PYNQ官方给出SD img 文件的开发板目前有三块:PYNQ-Z1,PYNQ-Z2以及ZCU104

ADC也分很多类,你知道几种?

在如今的电路设计中,绝大部分的场景都是数字和模拟的混合电路设计

Vivado爬坑指南(2)

在xilinx zcu104开发板中,可以对FMC的电压进行调整,从而调整了FMC引脚的输出电压

你的反压是怎么设计的?

本文介绍几种常见的反压方式,并给出他们的一些优缺点

在 FPGA 上通过 2D CNN 进行高效视频理解的 TSM 网络

在这个项目中,将在线和离线 TSM 网络部署到 FPGA,通过 2D CNN 执行视频理解任务

【Vivado那些事儿】动态时钟的使用

时钟是每个 FPGA 设计的核心。如果我们正确地设计时钟架构

Vivado爬坑指南(1)

作为一名刚入坑的新手小白,我将分享自己的一些建议

获取Xilinx FPGA芯片IDCODE的4种方法(支持任何FPGA型号)

本文介绍Xilinx所有FPGA芯片型号IDCODE的获取方法

2D 中值滤波算法实现使用高级综合HLS,开发 2D 中值滤波器算法 (HLS)
ZYNQ 读写SD卡——FPGA Vitis篇

本实验介绍如何使用Xilinx ZYNQ芯片在SD卡上读写文件

在Vitis上对AlveoU280进行初步配置以及案例测试

这里给出一个Vitis总的安装文档