使用ZYNQ最大的疑问就是如何把PS和PL结合起来使用。本实验使用两个AXI GPIO的IP核
本文使用树莓派+FPGA进行方案验证
本实验介绍如何使用ZYNQ芯片PS端的定时器资源
最近在上板测试的过程中，使用mark_debug跑工程后生成的bit在下载的时候遇到了问题
本文介绍一下Xilinx公司新一代Zynq UltraScale+ RFSoC器件
本实验主要介绍使用PS端来完成ZYNQ串口打印输出的功能
通过XTmrCtr_GetValue获取时间戳，是以时钟周期为单位的
HBM将多个DDR芯片堆叠在一起，所以也是个3D结构；每个die之间通过TVS和microbump方式连接
本文介绍利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压转换
使用Vivado Block Design设计解决了项目继承性问题，但是还有个问题，不知道大家有没有遇到
Xilinx 7系列FPGA IO Bank分为HP Bank和HR Bank，HP IO接口电压范围为1.2V~1.8V
如何在 FPGA 中进行简单和复杂的数学运算。
FPGA中的Bank和Clock Region有什么关系？这应该是很多FPGA工程师都很困惑或者没有认真相关的一个问题
本文重点介绍cache在FPGA中的实现方案
Corundum是一个基于FPGA的开源NIC原型平台，用于高达100Gbps及更高的网络接口开发
本文将描述在推断更大的网络时如何解决计算复杂性增加的问题的常用策略
对于世界各地的许多人、企业和组织来说，无线电通信是日常生活的重要组成部分
我们以一个简单的加法器为例，来看下如何用vcs+verdi仿真Verilog文件并查看波形
在FPGA开发板上实现基于立体视觉的 SLAM。
在本教程中，旨在加深对深度学习和 FPGA 的理解
