跳转到主要内容

博客

Vivado中Aurora IP core调用

Aurora 协议是Xilinx公司针对高速传输开发的一种可裁剪的轻量级链路层协议
从FPGA说起的深度学习（七）-循环并行化

在本文中，我们将循环并行化应用于先前任务并行化的推理内核，并平衡层与层之间的执行时间
set_input_delay中-add_delay的作用

在设置input_delay时，我们经常会使用下面的方式
Vivado中常用TCL命令汇总

本文将介绍在Vivado中常用的TCL命令，并对其进行详细说明，并提供相应的操作示例。
如何用 Vitis HLS 实现 OpenCV 仿真

这次选择中值滤波这个常规算法作为演示算法。算法原理很简单，我们先介绍均值滤波
基于掩码的轮询调度方案以应用场景

这里介绍一种新的公平调度方案，和前面的方案相比，最大的特点是不缓存数据
FPGA零基础学习之Vivado-LED流水灯实验

流水灯是大多数学习者接触到的第一个实验，也是非常经典的一个实验，在此，我们一起学习一下流水灯
如何获得ZCU104官方vivado工程

根据自己vivado版本在branch中找到相同的版本
多Aurora IP核的设计开发本文重点说明一下同一工程下多Aurora IP核如何配置使用
不用科学上网的Vitis AI3.0 gpu docker镜像生成方法

vitis AI最近更新了3.0版本，对很多深度学习模型作了适配
Vivado导入Tcl例程

从xilinx官网下载了zcu106的例程文件,打开vivado下的TCL console窗口
VCS编译Xilinx仿真库

VCS+Verdi的组合是EDA仿真中必备神器，以前只会用Vivado自带的仿真器或者Modelsim来进行仿真
Xilinx FFT IP使用总结

本文将Xilinx FFT IP核的使用方法及注意事项总结如下
Vivado IP核Global 和 out of context per IP两种综合方式区别

在用vivado 生成IP核时，有两种综合方式：Global和out of context per IP。
FPGA的SerDes接口

本篇小文试着从一个SerDes用户的角度来理解SerDes是怎么设计的
Xilinx FPGA独立的下载和调试工具LabTools下载、安装、使用教程

Xilinx LabTools工具是Xilinx FPGA单独的编程和调试工具，是从ISE或Vivado中独立出来的实验室工具
关于 xilinx sdk软核elf文件与xilinx vivado bit文件合并的方法

在版本的Vivado 配套的 软件工具是 SDK ，当vivado中使用软核时候，需要将软核生成的elf文件
MicroBlaze：Xilinx官方软核学习与一些实验测试

MicroBlaze 软核嵌入式处理器是高度可定制的 IP 核，支持 70 多个配置选项
一文看懂I2C和SPI通信协议

在本文中，我们讨论一下I2C和SPI之间的区别
Vivado SDK生成、使用静态库

在Xilinx/Vivado环境下，针对Non-OS环境，可以使用静态库；针对Linux环境，可以使用静态库和动态库