博客

目前Vivado安装文件越来越大，所以在安装时候可以通过减少安装器件而减少所占用的安装空间，但是如果后期我开发时候想使用这些没安装的器件怎么办？

在获取输入或输出缓冲区之后但在释放它之前，缓冲区归内核所有。内核可以负责通过指针或迭代器读取或写入缓冲区，而不会发生数据冲突

你是否想过，像搭乐高一样自由设计芯片？FPGA（现场可编程门阵列）正是这样的存在——它如同一张“数字白板”，通过编程可瞬间变身成CPU、专用ASIC。

在智能汽车识别障碍物、5G基站处理海量信号、工厂机器人精准操作的背后，都藏着一块名为FPGA的芯片。它既不像CPU那样家喻户晓，也不像显卡那样引人注目

Vivado2025年第一版，比2024来的稍晚一些（2024.05），首先大小还是100G起步，但是明显小了很多，接下来看看更新了哪些东东，值不值得升级。

在创建 RTL 示例时，经常使用 VHDL 2008 附带的 VHDL 包。它提供了出色的功能，可以高效地处理定点数，当然，它们也是可综合的

各位朋友，大家好，熊猫君这次开个倒车，在这个广泛使用Xilinx（Altera）高端SoC的时代，分享一个“FPGA+ARM”实现的低功耗高性能传统方案。

VSCode 在使用过程中，可能会经常出现电脑特别卡，如果你观察了任务管理器，就可以发现，CPU已经占用100%了。

CoreScore 是一个开源项目，旨在通过部署尽可能多的 SERV 核心（世界上最小的 RISC-V 处理器）在 FPGA 上，评估 FPGA 的资源承载能力和综合布线工具的效率。

在FPGA领域，商业工具长期垄断架构设计与验证的「解释权」。而来自多伦多大学的VTR-Verilog-to-Routing项目，以开源代码掀开了FPGA的「黑盒子」

在当今嵌入式开发领域，工具链的演进日新月异。尽管我们之前主要关注Vitis的嵌入式流程，但Vitis Unified平台实际上提供了更广泛的功能

今天给大侠带来Vivado调用IP核详细操作步骤，手把手教学，请往下看。话不多说，上货。

今天就介绍一个使用开源工具链来开发FPGA的方式。本文核心：开源 FPGA 工具链，例如 APIO、IceStrom、yosys OssCAD 等使用。

做FPGA项目，最怕啥？资源爆表！Timing炸裂！布线卡死！今天我给大家总结10个实战级优化技巧，每条都有具体案例，助你从根源上搞定资源问题！

本文对FX10的器件特点、硬件设计和开发调试环境的搭建做了一个简要介绍。

为了实现更实用的MCM, OFDM采用正交子载波。正交特性允许子信道在频率上重叠，从而不需要保护带和昂贵的滤波器来保持子信道分离。

滑动平均滤波器（Moving Average Filter, MAF）是数字信号处理中最经典的FIR滤波器之一，通过计算窗口内数据的平均值实现噪声抑制。 

本文要介绍的，是合肥喆思电子推出高性能CoaXPress 2.1 & Over Fiber Bridge Device/HOST IP核。

今天的教程提供了创建自定义 IP 的分步指南，从算法开发到准备 IP 生成的模型，包括资源和时序分析，最后将其添加到 Vivado IP 目录。

在FPGA的群里，经常会有人讨论以后Verilog会如何发展？HLS和DLS谁会胜出？用Python来写更快还是现在用的相对多一些的Chisel和SpinalHDL？