博客
简要讲解Xilinx的SRIO IP的配置参数(高速收发器二十九)打开srio IP的配置界面,如下图所示,在1处选择使用高级模式。2处设置SRIO的数据链路,包含几路高速收发器,由于后续上板时通过光纤回环
Vivado里如何把emacs设为默认编辑器
习惯了用linux下emacs写代码,最近换到了windows下开发fpga,也想用emacs,怎么办呢?原来在Vivado IDE里就可以设置,但也有一些注意事项。
FPGA 2025最佳论文--加速视频推理大模型
这篇文章再来看一篇新鲜出炉的论文,是上海交大和清华大学共同发表的一篇论文。这篇论文获得了FPGA 2025最佳论文奖,是用FPGA对视频生成大模型进行加速优化
FPGA实现Aurora 8B/10B接口(4)--官方例程学习(Streaming接口)
首先新建一个工程,这个工程什么除了生成Aurora 8B/10B IP核以外什么也不做。IP核的定制过程如下。