博客
将自定义 IP (HDL)添加到 Vivado 模块设计(Block Design)
使用Vivado Block Design设计解决了项目继承性问题,但是还有个问题,不知道大家有没有遇到,就是新设计的自定义 RTL 文件无法快速的添加到Block Design中
快速傅里叶变换(FFT):从数学公式到5G信号,揭开数字世界的“频率密码”
你是否想过,为什么手机能瞬间解码WiFi信号?为什么音乐APP能一键分离人声和伴奏?答案就藏在快速傅里叶变换(FFT)这个“数字魔法”中
简要讲解Xilinx SRIO IP(高速收发器二十八)
SRIO是串行RapidIO的简写,其实现代比较常用的高速接口协议,比如SRIO、PCIE、JESD204B等都是基于SERDES开发的,均属于高速串行总线
FPGA实现Aurora 8B/10B接口(3)--时钟、复位与状态指示
IP是什么?简单来讲,IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子,然后拿出来给别人用。那什么又是黑盒子?
Nyan Keys:一款基于FPGA的开源机械键盘
该项目开源了一个基于FPGA的机械键盘,它可以并行地为每个按键实现输入和去抖动功能,使用STM32F723 MCU以8Khz的频率与主机进行480Mb/s的USB高速通信
FPGA实现Aurora 8B/10B接口(1)--什么是Aurora 8B/10B协议?
Aurora 8B/10B协议是一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议(由Xilinx开发提供)。该协议即允许独立运行