博客

本文配置JESD204B PHY的参数，分析其示例工程，并且对该IP进行仿真，由于该IP只是物理层，并没有上层协议，因此与GTX/H其实没有太大区别。

本文将为你揭开寻找FPGA IP核和HDL模块资源的神秘面纱。

FPGA 允许在单个芯片中实现大量数字逻辑，其运行速度相对较高，并且只需很少或不需要在 CPU 内核上运行的传统顺序程序即可完成其工作。

延迟(Latency) 通常定义为信号从A点到B点所需要的总时长，单位通常是多少个时钟周期。

本文将带领大家深入了解FDATool，让滤波器设计变得简单而高效。

推荐一些国外大厂和高校的芯片设计参考资料，包括来自 Intel、ARM、Texas Instruments、MIT 等的材料，涵盖 Verilog/SystemVerilog、IC 设计和 FPGA 开发。

今天看的这篇论文，是一篇关于FPGA和ASIC在大模型推理加速和优化方向的综述，我们看下目前的研究进展。

带宽指频带宽度，是衡量微波系统能响应多少频谱的重要指标。从低频fL到高频fH之间的频率范围来计算

本次实验的物理层选择千兆以太网RJ45网口来验证该UDP协议栈的功能。首先将开发板的RJ45网口通过网线和PC连接，插入开发板的电源和下载器

本文主要讲述JESD204B子类一的数据链路建立过程，后文讲解JESD204三种子类模式的链路建立，进而理解各种子类实现确定性延迟的方式。

JESD204B是逻辑器件和高速ADC/DAC通信的一个串行接口协议，在此之前，ADC/DAC与逻辑器件交互的接口大致分为如下几种

Xilinx®7系列FPGA集成了新一代PCI Express集成块，支持8.0Gb/s数据速率的PCI Express 3.0。本文介绍了7系列FPGA PCIe Gen3的应用接口及一些特性。

例化两个UDP协议栈模块，分别为主机A和主机B，主机A将用户端输入的数据打包，通过GMII接口发送给主机B

今天分享下数字信号处理中的“有限字长效应”。

调频连续波(FMCW)雷达是现代汽车驾驶辅助系统的核心技术，包括自适应巡航控制、车道偏离警告和盲点监测等功能

该层在程序中为IP层的子层，设计了接收ICMP请求包并回复的功能

在本文中，我们将探讨 FPGA 如何通过推动自动化进步和突破机器人能力的界限来彻底改变机器人技术。

这篇文章我们介绍如何使用Python进行频率分析、噪声滤波和幅度谱提取。

inout端口信号在FPGA中应用还是很广泛的，特别是一些总线通信、数据交互的场景，比如i2c、spi等等。

Testbench是验证HDL设计的主要手段，本文提供了布局和构建高效Testbench的指南以及示例。