博客

这篇文章我们介绍如何使用Python进行频率分析、噪声滤波和幅度谱提取。

inout端口信号在FPGA中应用还是很广泛的，特别是一些总线通信、数据交互的场景，比如i2c、spi等等。

Testbench是验证HDL设计的主要手段，本文提供了布局和构建高效Testbench的指南以及示例。

这是一篇翻译自国外的4年前的文章，内容较长，我对原文内容做了精简，干货满满，希望大家可以读完

今天，我们就来一起探索如何基于 FPGA 实现一个简易的 DDS 信号发生器，即使你是 FPGA 小白，也能轻松上手！

相机基于 AMD Xilinx Zynq 7010 片上系统构建，该系统结合了一对运行频率为 667MHz 的 Arm Cortex-A9 CPU 内核和一个具有 28k 个逻辑单元的 FPGA

我们来看下这篇报告是如何分析AI以及半导体行业的发展，看看调研的从业者都持有什么观点？

FIR滤波器是数字信号处理中常用的滤波器，除了通过Verilog代码自己实现外，Vivado提供了一个FIR滤波器 IP，可以直接调用。

常见的舍入方式有向上取整(ceil)，向下取整（floor），向0取整（fix），四舍五入（round）等等，本文只讨论四舍五入这种舍入方式。

在做加、减、乘、除等运算时，经常会发生 溢出 的情况。比如1个4bits的 计数器（每个时钟累加1）

今天介绍一下非常好用的 Vivado DDS IP 核。

该层实现用户数据和UDP报文的互转，相比于其它层次的设计，该层的逻辑相对简单。

Verilog语法+:和-:主要用于位选择，可以让代码更简洁。

本文只讨论整数部分的溢出截位处理，小数部分的处理下篇文章再说。对整数的截位处理，实际上就是对溢出的处理

该层具有接收ARP请求、发送ARP回复，和发送ARP请求、接收ARP回复的功能，并将接收到的对端的地址信息存入cache中

这篇文章我们来看一下在FCCM 2016上，关于FPGA的预测的TOP11，我们现在以2024年的视角，回看这些预测，哪些已经被验证？哪些还没实现？

为了使运算结果不错误溢出从而导致功能错误，我们应该对运算结果的位宽进行合理的扩展，使其在不浪费资源的情况下保证运算结果的正确性

ICMP层数据和UDP层数据都要经过IP层打包或者解包，IP层主要功能为判断数据报文类型，进行IP首部校验，添加包头或者过滤包头，处理ICMP请求。

很多时候，Verilog中表达式的位宽都是被隐式确定的，即使你自己设计了位宽，它也是根据规则先确定位宽后，再扩展到你的设计位宽

<p><span style="text-wrap: wrap;">今天，我们一起来探讨三态门的基本原理、在Verilog中的实现方式。</span></p>