博客

上一篇中介绍了FPGA的启动步骤，如图0 所示，今天这篇文章就要在上一篇文章基础上进行分支细化，首先我们先了解FPGA 启动加载的几种方式

今天介绍一下并行 FIR 数字滤波器的原理以及实现。

在微秒内交换“硬件”：使用 AMD 的 FPGA 即可实现。该技术称为DFX(Dynamic Function Exchange)。

前面我们介绍了以太网的基本概念，及涉及的各层协议格式，接下来我们通过设计Verilog程序来实现以太网各个子层的功能

今天，就让我们一同深入这个充满魅力的数字信号处理基础——频域世界。

在写这篇文章时，我想了很多标题，但总感觉没有哪个能把文章的意思全都总结清楚的，所以我又起了副标题：断臂求生的Intel。

这个系列开篇肯定要先了解FPGA的启动流程，试想一下：我想实现MultiBoot，那么我应该在什么时候开始升级，升级失败后FPGA进行了哪些操作

数字电路中，小数可以用两种形式来表示：「定点数」和「浮点数」。浮点数的内容我们下篇文章再讲，本文只讲定点数。

本文以TI的ADS4249（ADC）和DAC3482（DAC）之间的接口为例，介绍Altera FPGA与ADC/DAC之间的DDR LVDS接口设计以及时序约束详细设计。

说到DDR3的接口设计，有一个无法避开的问题，就是DDR3的读写性能，一方面需要一个好的设计来提升DDR3的读写性能

今天，我们将一起探索数字信号处理基础中至关重要的两个概念：连续信号离散化与采样定理。

本文描述了ADC和FPGA之间LVDS接口设计需要考虑的因素，包括LVDS数据标准、LVDS接口数据时序违例解决方法以及硬件设计要点

本文介绍了基于XILINX FPGA的米联客UDP协议栈的实现原理、内部逻辑、仿真测试、上板验证

<p>本文<span style="text-wrap: wrap;">将以通俗易懂的方式，让大家深入了解数字信号处理基础中的时域概念。</span></p>

基于ACAP架构的Versal系列产品,在各种加速应用中,相信各位都有所了解了,作为一个异构混合加速平台,Versal结合处理器部分(A72+R5处理器)

随着数据量的爆炸性增长和计算需求的多样化，传统的“一刀切”式CPU已经难以满足所有应用的需求

在数字信号处理的奇妙世界里！“信号”是一切的基础，理解了信号，就相当于拿到了开启数字信号处理大门的钥匙。

本文介绍FPGA与高速ADC接口方式和标准以及JESD204与FPGA高速串行接口。

本文对FPSoC芯片GPIO进行介绍，通过点亮PS LED和PL LED以及读取PL按键输入值，来控制LED灯闪烁，演示GPIO PS和GPIO PL的使用方法。

在当今数字化的时代，数字滤波器如同一位幕后的魔法大师，在众多领域施展着它的神奇魔力，悄然改变着我们的生活。那么，究竟什么是数字滤波器呢？