博客

打开vivado看到的是乱码?别着急,一个程序批量搞定!

vivado打开工程,可能发现verilog代码中的中文注释竟然是乱码,这大概率上是vivado的默认编码格式和你工程文件的编码格式不同导致的。

通信系统中常见的中射频设计方案

根据通信系统的发展过程,本文将介绍几种常见的中射频设计方案。

Xilinx SSI白皮书

随着 FPGA 在系统设计中的作用越来越重要,设计也越来越大、越来越复杂,需要更高的逻辑容量和更多的片上资源

FPGA入门基础之I2C接口设计(二)

本文基于上一篇博文I2C理论知识,通过FPGA实现读写EEPROM(AT24C02)芯片实战操作,进一步了解如何利用HDL实现I2C接口驱动设计。

Achronix高速网卡FPGA

随着国产FPGA的崛起,中低端产品中,很多国产FPGA都是不错的选择,性价比很高。今天我们就来看下,Achronix的FPGA有哪方面的优势?

一文搞懂多die FPGA芯片

AMD(原Xilinx)等FPGA制造商采用多die技术,本文分享多die FPGA芯片的相关知识和概念。

软件无线电(SDR)的硬件架构

ZYNQ+AD9361是一种基于Xilinx Zynq FPGA和ADI公司的AD9361 RF捷变收发器的开源SDR硬件平台。

一文快速掌握DataMover IP的使用教程

本文将从基础概念入手,逐步深入到AXI DataMover IP的配置和使用,帮助读者快速掌握这一强大的IP核。

使用Synplify综合时保留logic的常用语法规则及区别

在使用Synplify综合时,此工具会自动优化我的设计。

为什么FPGA厂商拥抱RISC-V?不继续发展RISC

下面我们先简单看下RISC-V的发展,然后再分析一下这些FPGA厂商为什么选择RISC-V。

Quartus中的逻辑锁定与增量编译

逻辑锁定功能可以将FPGA中的代码模块在固定区域实现,优化时序性能,提升设计可靠性。

Vivado每次的编译结果是一样的吗?

很多FPGA工程师都有这种困惑,Vivado每次编译的结果都一样吗?

FPGA入门基础之LCD1602液晶屏万年历显示

本文通过以LCD1602液晶显示模块为基础,介绍FPGA驱动LCD1602原理,详细介绍硬件原理图设计及FPGA驱动LCD1602软件设计

FPGA开发中如何避免Latch的产生?

本文将详细探讨Latch的概念、产生原因、潜在危害以及如何避免Latch的产生。

基于FPGA的RGMII接口设计(三)——时钟和复位

在RGMII接口的设计中,除了上述2个方面外,还有一个重要的方面就是接口的时钟和复位方案。为什么会有这个问题呢?

FPGA无芯片HDMI接入方案及源码

下面以AMD-Xilinx 7系列FPGA为例,一步一步搭建一个HDMI输入DEMO

Crosslink-NX器件应用连载(9): USB3.0相机

今天分享一个CrosslinkNX系列器件用作USB3.0相机的案例。其实就是分享一下使用CrosslinkNX器件设计USB3.0相机主要有两种方案

FPGA设计需要考虑模块布局吗?

最近在一个项目中,使用的单板是一块老单板,因为外部接口刚好满足需求,所以就拿过来直接用了

Verilog HDL基础知识(二)

本文继续介绍Verilog HDL基础知识,重点介绍赋值语句、阻塞与非阻塞、循环语句、同步与异步、函数与任务语法知识。