跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事

博客

Vivado每次的编译结果是一样的吗?

很多FPGA工程师都有这种困惑,Vivado每次编译的结果都一样吗?

FPGA入门基础之LCD1602液晶屏万年历显示

本文通过以LCD1602液晶显示模块为基础,介绍FPGA驱动LCD1602原理,详细介绍硬件原理图设计及FPGA驱动LCD1602软件设计

FPGA开发中如何避免Latch的产生?

本文将详细探讨Latch的概念、产生原因、潜在危害以及如何避免Latch的产生。

基于FPGA的RGMII接口设计(三)——时钟和复位

在RGMII接口的设计中,除了上述2个方面外,还有一个重要的方面就是接口的时钟和复位方案。为什么会有这个问题呢?

FPGA无芯片HDMI接入方案及源码

下面以AMD-Xilinx 7系列FPGA为例,一步一步搭建一个HDMI输入DEMO

Crosslink-NX器件应用连载(9): USB3.0相机

今天分享一个CrosslinkNX系列器件用作USB3.0相机的案例。其实就是分享一下使用CrosslinkNX器件设计USB3.0相机主要有两种方案

FPGA设计需要考虑模块布局吗?

最近在一个项目中,使用的单板是一块老单板,因为外部接口刚好满足需求,所以就拿过来直接用了

Verilog HDL基础知识(二)

本文继续介绍Verilog HDL基础知识,重点介绍赋值语句、阻塞与非阻塞、循环语句、同步与异步、函数与任务语法知识。

Verilog HDL基础知识(一)

本文介绍Verilog HDL的基础知识,重点对Verilog HDL的基本语法及其应用要点进行介绍。

Vivado中的时序分析的两个常用指令

综合后,执行report_qor_assessment,该命令可对设计进行整体的评估,并给出一个分数,以表征时序收敛问题的严重程度

一文快速掌握异步FIFO深度计算(笔试必考)

本文将详细探讨异步FIFO深度的计算方法,并结合多个案例进行分析。

优化FPGA SelectIO接口VREF生成电路

本文重点介绍这种VREF噪声的来源,并给出优化PCB SelectIO VREF生成电路的方法。

FPGA设计需要考虑模块布局吗?

最近在一个项目中,使用的单板是一块老单板,因为外部接口刚好满足需求,所以就拿过来直接用了

基于FPGA 视网膜机理的色调映射处理器

所设计的处理器在以XC7Z020芯片为基础的PYNQ-Z2的平台上处理256*180的高清图像,可以达到700帧的实时速率

异步FIFO设计,搞清楚这7点就够了!

格雷码是美国学者Frank Gray于1947年提出的一种二进制编码方式,后面这种编码方式就以他的名字命名

FPGA入门基础之呼吸灯设计

呼吸灯在日常生活中经常见到,如电子时钟,小夜灯等等,本文我们介绍下通过PWM波来控制LED灯,实现呼吸灯功能

‘10010’序列检测器的两种实现方法(有限状态机、移位寄存器)

序列检测器指的就是将一个指定的序列(以‘10010’为例)从数字码流中识别出来,是一个经典的数字电路实例

基于微处理器实现SPI Flash配置FPGA设计

本文描述了一种简单高效配置FPGA方法,该方法利用微处理器从串行外围接口(SPI)闪存配置FPGA设备。这种方法减少了硬件组件、板空间和成本。

vcs+verdi仿真Verilog代码

我们以一个简单的加法器为例,来看下如何用vcs+verdi仿真Verilog文件并查看波形。