博客

做单片机开发的工程师，一般都会接触FPGA。有读者大概问了这样的问题：FPGA能做什么？比单片机厉害吗？

DDR4 SDRAM因其高速、大容量的特点，在FPGA设计中扮演着越来越重要的角色。本文将详细介绍DDR4 MIG IP核及其配置过程。

本文介绍如何在FPGA中实现按键消抖处理。

联合开发或者跑多策略工程的时候，一般都使用多核的服务器进行FPGA设计。这个时候如果板卡在本地电脑上应该怎么进行调试呢？

通过阅读本文，可以快速掌握Modelsim的常用调试操作。

本文对Vivado编译时常见的错误或者关键警告做一些梳理汇总，便于日后归纳总结。

AXI4协议广泛应用于FPGA和ASIC设计中，特别是在需要高速数据传输和复杂系统架构的场合，比如DDR、PCIE、音视频处理IP等等，对于FPGA开发者需要熟练掌握这套协议。

今天给大侠带来Vivado调用IP核详细操作步骤，手把手教学，请往下看

本文系摘录自《RFSoC SDR Book》第四章——DSP Fundamentals，略有改动。下面将介绍采样（Sampling）的基本概念

当使用ram时，width是960bit，depth是16bit，只有15Kb大小， 为什么占用了很多个BRAM？

在使用Vivado进行FPGA设计时，大家是否会遇到中文注释显示乱码的问题，而且在乱码时修改代码，导致文件注释更乱了，且恢复不了，那么如何解决呢？

ddr在上电初始化后通过发送MRS命令配置模式寄存器。ddr上电后处于空闲状态时，可以发送MRS命令

本文介绍Xilinx SelectIO资源内部IDELAYE2资源应用

从专用串行数字接口 (SDI) 的点对点连接转到面向媒体内容交换和协作的以太网 IP 网络，这一颠覆整个广播媒体制作供应链的演进趋势仍在继续

本文介绍下Xilinx 7系列FPGA功功能特性、资源特性、封装兼容性以及如何订购器件。

Multiport Ram，即多读多写存储器，本工程实现的是1个口写，同时满足11个口读的BRAM

上一篇介绍了BGA封装PCB层数估计、BGA焊盘设计、过孔设计、信号走线等内容，本文我们介绍下FPGA BGA封装电源管脚布线。

ILA应该是调试AMD-Xilinx FPGA最常用的IP。在调试中，我们希望ILA中的波形能够提供有关设计问题的所有信息，但情况并非如此

在工作中，我们接触到的至少90%以上的FPGA项目，它的的资源/时序都有很大的优化空间，为啥这么说？

Xilinx®Versal®体系结构、UltraScale™体系结构、7系列和6系列设备有多种封装，旨在实现最大性能和最大灵活性