跳转到主要内容

博客

Vivado使用入门(一)创建工程

本系列将详细介绍Vivado软件的使用方法,帮助初学者快速掌握AMD(Xilinx) FPGA开发。

基于FPGA的“俄罗斯方块”系统设计

本项目主要在FPGA上实现了一个经典小游戏“俄罗斯方块”

FPGA之组合逻辑与时序逻辑

数字逻辑电路根据逻辑功能的不同,可以分成两大类

Matlab生成fir滤波器抽头系数

Vivado调用fir滤波器时,我们会遇到需要填充滤波器抽头系数的问题

Vivado BD模式下导入RTL,如何实现聚合自定义的AXI接口?

如何在导入Block Design后,也一样实现聚合在一起?

Xilinx 7系列FPGA DDR3控制器——mig使用总结(读写仲裁和适配)

在实际的DDR使用场景中,一般有如下2种场景,一个是把ddr当成一个大fifo

通用图形处理架构-FPGA版

ThunderGP是基于HLS的开源通用图形处理框架,支持Vitis和SDAccel开发环境

面试宝典:FPGA必出笔试题

工程师面试必看的FPGA笔试题

【FPGA图像处理实战】- 图像行缓存设计实现方式一(FIFO)

本文将详细介绍使用FIFO来实现图像行缓存的设计

FPGA设计之功耗专业术语解析

设计功耗由输入数据模式以及设计内部的翻转产生,是一种动态功耗

AXI4的4K边界理解对了吗?

今天分享下AXI协议中4K边界的知识点、常见问题以及误区。

Vivado综合属性SRL_STYLE怎么用?

本文将详细介绍SRL_STYLE的工作原理、可选值及其在实际设计中的应用代码示例。

FPGA 上使用 SVM 进行图像处理

面部识别是一个经常讨论的计算机科学话题

如何获取FPGA的device DNA?(含源码)

本文将带你深入了解如何获取FPGA的Device DNA。

Xilinx 7系列FPGA DDR控制器——mig使用总结(管脚分配)

在一个需要使用DDR的FPGA项目开始的时候,都会遇到DDR的管脚分配

Vivado中IP什么情况下要用OOC综合方式?

在vivado中IP有两种综合方式“Global”和“out of context”

Verilog描述电路的三种方式(结构化、数据流和行为化)

那么到底该如何描述电路?Verilog提供了3种不同的方式

【FPGA图像处理实战】- YUV444与YUV422互转

本文将详细介绍YUV颜色空间、常见的存储方式

什么是5G NTN?

随着卫星互联网技术的发展,5G NTN正在成为新一代星地融合通信技术。

一文详解ADC的关键性能指标

目前,用来量化ADC动态性能的六个技术指标分别为SINAD