跳转到主要内容

博客

Xilinx FPGA PCIe IP核接口介绍——PCIe接口专栏(三)

很多初学者刚开始看到PCIe IP文档时,不太懂Xilinx PCIe IP核主要的数据接口:CCCQRQRC。本文主要就是对这些接口做详细的介绍,希望能答疑解惑。

适用FPGA的小型神经网络(一)

今天我们分享几个用FPGA实现的小型神经网络,侧重应用。

Verilog可综合设计与不可综合设计如何区分?

本文将深入探讨Verilog中的可综合设计与不可综合设计,揭示它们之间的差异,并提供一些建议参考。

为什么 FPGA 的效率低于 ASIC?

FPGA是“可重构逻辑”器件。先制造的芯片,再次设计时“重新配置”。

从FPGA说起的深度学习(十)

在本教程中,旨在加深对深度学习和 FPGA 的理解。

Verilog常用显示任务函数有哪些?

本文将深入剖析Verilog中的显示任务函数,结合丰富的实例,让大家迅速掌握这些强大的调试助手。

FPGA常见面试题总结

FPGA常见面试题总结

从FPGA说起的深度学习(九)- 优化最终章

在本教程中,我们将介绍使用 FPGA 实现深度学习的技术,深度学习是近年来人工智能领域的热门话题。

可编程逻辑器件适航标准-DO254 VHDL编码规范

<p>本文汇总了可编程逻辑器件适航标准-DO254 VHDL编码规范</p>

如何理解FPGA设计中的时钟?

本文将详细介绍FPGA时钟设计的概念、技巧和优化策略。

代码开源!用Versal FPGA加速矩阵乘法

该论文主要围绕着深度学习应用对密集矩阵乘法(Matrix Multiply, MM)的大量需求展开

如何理解同步时钟与异步时钟?

本文将详细介绍下FPGA设计中的同步适中就好与异步时钟,帮助读者在实际项目中应用这些概念。

在HLS中插入HDL代码

本文介绍一种在HLS中插入HDL代码的方式,结合两者的优势为FPGA开发打造一把“利剑”。

Verilog数值表示详解

FPGA开发中,Verilog的数值表示方式需要理解透彻,今天详细介绍一下Verilog中的数值表示方法。

加速AI算法中矩阵乘法的FPGA实现

随着大模型越来越火,算力成了绝对的稀缺资源,因此现在很多的研究方向都是如何降低AI算法中的运算

Verilog中常用编译指令

本文将详细介绍Verilog中的编译指令,帮助大家更高效地进行硬件设计。

基于FPGA的SD卡读写操作(一)

本文介绍写SD卡的理论知识,主要包括SD卡分类、容量、速度、管脚、物理结构以及命令控制等。

Xilinx 7系列FPGA DDR3控制器——mig使用总结(仿真)

在使用mig控制器的时候,我们应该怎么仿真呢?关于这个问题其实有2个观点

FPGA的综合和约束的关系

为了仿真SystemVerilog网络列表,需要每个组件的仿真模型。目标ASIC或FPGA供应商将提供用SystemVerilog编写的仿真库