博客

HEX(Xilinx MCS)文件格式详解

Xilinx 用于程序固化的MCS文件虽然是以.mcs后缀命名，但其本质是hex文件，把后缀改成.hex后，可以直接使用文件工具打开，符合Intel-HEX文件格式。
从底层结构开始学习FPGA----分布式RAM（DRAM，Distributed RAM）

RAM是Random Access Memory的首字母缩写。它是一种主存储器，用于存储当前正在使用的信息。信息可以是正在处理的数据或程序代码。
【Vivado那些事儿】XilinxCEDStore介绍

之前很多人问我有没有好的代码可以参考，我之前一直推荐的是官方的IP参考例程/IP源码，但是不知道大家有没有看过官方的项目例程，看下下图
UltraScale的LVDS的使用

LVDS是一种低摆幅的差分信号技术，使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
从底层结构开始学习FPGA----移位寄存器

移位寄存器内的数据可以在移位脉冲（时钟信号）的作用下依次左移或右移。移位寄存器不仅可以存储数据，还可以用来实现数据的串并转换、分频，构成序列码发生器、序列码检测器
聊聊FPGA原型验证

做FPGA的人很多，但其中做原型验证的人可能就比较少了，我做了一年多的FPGA原型验证，今天简单聊聊自己的一点感触。
FPGA AMBA APB Bridge

APB总线作为AMBA体系中低速的总线，通常用于CPU访问或者配置低速外设的寄存器。APB总线的功能与AXI-Lite总线相似
从底层结构开始学习FPGA----存储单元之触发器、寄存器与锁存器

在数字电路中存储单元有两种，一种是触发器，一种是锁存器。它们两者最大的区别是：前者通过时钟沿到来改变存储的输出状态，后者是通过电平变换来改变存储的输出状态。
Xilinx ChipScope 的使用 ICON/ILA/VIO

FPGA与STM32等嵌入式开发最大的一个优点就是，可以在时序仿真阶段验证超过90%的功能，发现90%的问题
从底层结构开始学习FPGA----MUX多路选择器（Multiplexer）

多路选择器MUX是一个多输入、单输出的组合逻辑电路，一个n输入的多路选择器就是一个n路的数字开关，可以根据通道选择控制信号的不同
基于FPGA的DDS设计方案

随着电子技术的不断发展，传统的频率合成技术逐渐不能满足人们对于频率转换速度、频率分辨率等方面的追求，直接数字频率合成技术应运而生。
FPGA Xilinx 高速串行收发器横向比较

长时间没有做高速相关的FPGA单板开发，一直停留在GTX和GTP的时代，是时候梳理一下，从Xilinx的7系列到目前的ultrascale系列
Xilinx SelectIO IP使用说明(一)

本文主要针对Xilinx SelectIO IP的GUI（图形用户界面），对每个参数进行详细解释，理解其中的内涵，快速完成驱动设计。
Xilinx的智能门控时钟技术你了解吗？

时钟门控是一种很好理解的功率优化技术，用于ASIC和FPGA设计，以消除不必要的开关行为。这种方法通常需要设计者在他们的RTL代码中添加少量的逻辑来禁用或取消不必要的活动时序单元--例如寄存器
从底层结构开始学习FPGA----LUT查找表

记得刚接触FPGA的时候，总能看见类似这样的一句话----FPGA是基于查找表LUT的可编程逻辑器件。FPGA常常被人比作“数字积木”，就是因为底层资源的丰富和灵活，要做任何“玩具”
读取Xilinx FPGA芯片的唯一ID号DNA

用过单片机的朋友都知道，单片机芯片内部都有一串序列号，比如STM32，称之为Unique device ID，是一个96Bit的只读数据。和单片机一样，FPGA芯片内部同样也有ID
从底层结构开始学习FPGA----Xilinx 7 系列 FPGA 的逻辑优势

这篇文章主要是通过介绍7系列与之前产品的对比，来展示7系列产品的基本逻辑单元的优点。
VDMA调试总结

本文介绍了VDMA调试常用方法和一些需要注意的问题。
Xilinx FPGA DDR3设计（二）时钟介绍

本文介绍Xilinx FPGA外接DDR3时钟相关参数及配置。
DDR3控制器（MIG）各个时钟的含义

本文介绍DDR3控制器（MIG）各个时钟的含义