博客

通过 AXI GPIO 检测按键状态产生中断信号，中断控制器检测到中断后，给处理器发送中断请求

 7系列FPGA的时钟资源通过专用的全局和区域I/O和时钟资源管理复杂和简单的时钟需求。

7系列FPGA支持非常宽的I/O电压标准，本文介绍以下典型的I/O电压标准及端接匹配电路

在进行FPGA开发时，常用的代码编辑器比如Sublime，但是最近发现再Sublime中编辑的代码文字部分

之前通过发布的文章是真实的（文章是描述的）命令命令在上面的实际情况下使用的。在实现的每个子结束后打印至指定日志文件

在这篇文章中，已经对FIFO IP核的各个关键因素做了详细的讲解。

本文介绍如何使用K26 SOM新建最小系统，以及如何解决工程中经常出现的问题。

本节介绍最简单的实验工程，用串口打印helloworld。

本文对xilinx FIFO IP的参数做详细解读

MicroBlaze具有多功能互连系统，可支持各种嵌入式应用。

从本文开始我们介绍Xilinx 7系列FPGA的SelectIO资源结构及使用

本文主要简述一下在无线通信系统中常用的HARQ机制。注意，在不同的标准中，HARQ传输机制有所不同。

推荐几个非常不错的学习网站，包括基础语法学习、IP核下载、基本语法联系等

之前使用过xdma和qdma,但是未对其流程梳理，今天对其DMA操作流程梳理下，以备记录。

RAM是什么？RAM就是一张存储表，可写、可读。只要提供地址信息与数据，就可以往指定的地址写入数据

BUFGMUX可能使用Xlinx FPGA器件的都有了解，但从使用角度考虑，做FPGA产品开发时，可能使用比较少，但做FPGA原型验证可能就比较多了。

在5G无线、卫星通信、雷达探测、航天测控等复杂系统设计中，FPGA工程师扮演着重要角色。对于一个FPGA团队来说，需要根据项目需要完成产品的设计和验证，保证项目的交付。

虽然 FPGA 可使用 Verilog 或 VHDL 等低层次硬件描述语言 (HDL) 来编程，但现在已有多种高层次综合 (HLS) 工具可以采用以 C/C++ 之类的更高层次的语言编写的算法描述

本文介绍一种在FPGA开发中非常常用的存储类 IP 核——ROM 的使用方法。

本节我们介绍以下知识点：SelectIO资源概述及结构，SelectIO管脚通用设计指导。