每日头条

说起高层次综合技术（High-level synthesis）的概念，现在有很多初学者简单地把它理解为可以自动把c/c++之类地高级语言直接转换成底层硬件描述语言（RTL）的技术。其实更准确的表述是：由更高抽象度的行为描述生产电路的技术。

赛灵思近期宣布加入了保密计算联盟（ CCC ），致力于帮助驱动将保密计算扩展至加速器和 SmartNIC 的工作。在深入挖掘赛灵思为何加入该联盟之前，也许我们应该解释一下什么是保密计算，以及保密计算联盟有哪些成员公司。

广岛大学采用赛灵思 Alveo U250 加速器卡，加速了基于图像且以机器学习推断为特性的癌症诊断解决方案。让我们看看他们是怎么做的吧。

AXU2CGA/B的特点是体积小并扩展了丰富的外设。主芯片采用Xilinx公司的Zynq UltraScale+ MPSoCs CG系列的芯片，型号为XCZU2CG-1SFVC784I。AXU2CGA的PS端挂载了2片DDR4（2GB，32bit）和1片256Mb的QSPI FLASH。

在论坛上遇到在高层次综合工具中调用视觉库遇到的大多数问题都和 opencv 库以及Xilinx Vision 库的安装路径有关，如今 Vitis HLS 2020.1 之后的版本都不再提供OpenCV 的预编译库，就更需要开发者们将各自工作环境中的库路径，环境变量都设置好。希望这篇博文能给大家调用 Vitis Vision Library 提供向导，提升效率。

在 FPGA 中，JTAG 管脚除了负责原始的芯片测试功能 (IEEE1149.1)，还主要用于下载和调试，比如ILA就是通过 JTAG 接口捕捉内部逻辑信号，送回 ISE 或 Vivado，并在界面上直接显示和控制。BSCANE2 其实就是实现这一内外沟通的关键核心模块，这部分实现对于用户来说是透明的。 那么如何利用BSCANE2 模块，构建用户自己的专用内部扫描链/功能链呢？

Vitis迎来了版本更新，Vitis 2020.2 带来更加快捷智能的使用体验。首次引入Vitis™AI Engine（ AI引擎）编译器，并提供多个加速功能。在本文中，小编将带你快速了解新版本有哪些独特的功能，哪些用户将获益！

在首日研讨会上，赛灵思执行副总裁兼有线与无线事业部总经理 Liam Madden 分享了5G缘何为赛灵思自适应 SoC 带来巨大机遇，以及赛灵思将如何凭借领先技术实现性能、功耗和性价比的革命性突破。想了解更多 5G技术的前沿洞察，洞见5G发展新机遇，请继续锁定12月9日下午13:30开启的 Xilinx Adapt China: 5G 线上直播吧！

赛灵思公司今天宣布已收购峰科计算解决方案公司（ Falcon Computing Solutions ），这是一家为软件应用的硬件加速提供高层次综合（ HLS ）编译器优化技术的领先私人控股公司。此次收购将通过自动化硬件感知优化增强赛灵思 Vitis™ 统一软件平台，进一步降低软件开发者应用自适应计算的门槛。

自动驾驶技术是汽车产业与高性能计算芯片、人工智能、物联网等新一代信息技术深度结合的产物，也是未来汽车行业发展的“大势所趋”。成立于 2018 年的宏景智驾便是这个赛道的探险者之一，其软硬一体自动驾驶计算平台是目前中国市场上少有支持高阶自动驾驶的通用型平台解决方案。