一图读懂赛灵思 UltraScale+ 新成员

judy 在周三, 03/17/2021 - 14:59 提交

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

AMD 推出 Spartan UltraScale+ 系列，专为成本敏感型边缘应用打造	Xilinx 联手三星实现全球首例 5G NR 商用部署	全新 Spartan UltraScale+ FPGA 系列 - 以小型封装实现高 I/O 和低功耗
Xilinx 助力斯巴鲁实现新一代 EyeSight 系统	Xilinx 以成本优化型 UltraScale+ 产品组合拓展新应用，实现超紧凑、高性能边缘计算	AMD EPYC 9554处理器，兼具多核心与高频率

最新文章