跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事

AXI-DMA

ZYNQ学习之路——AXI DMA

由 judy 提交于

AXI DMA IP核提供了AXI4内存之间或AXI4-Stream IP之间的内存直接访问，可选为分散收集工作模式，初始化，状态和管理寄存器等通过AXI4-Lite 从机几口访问，结构如图1所示，AXI DMA主要包括Memory Map和Stream两部分接口，前者连接PS段，后者连接带有流接口的PL IP核

AXI DMA详解与应用篇 | 第三讲、Data Cache与DMA一致性问题分析

由 judy 提交于

在ZYNQ的PS侧存在Cache，CPU与DDR之间通过Cache进行交互，数据暂存在Data cache中，在处理器对DDR进行写数据操作时，如果不将数据通过Cache送入DDR，DDR中的数据不会变化。在进行DMA操作时，如果没有对Cache进行适当的操作，可能导致以下两种错误

ZYNQ跑系统 系列（四） AXI-DMA的linux下运行

judy /

AXI-DMA的linux驱动

一、搭建硬件环境

vivado版本2017.4，芯片为7010，不过不管什么版本和芯片大致步骤是一样的

本文工程文件：https://gitee.com/long_fly/AXIDMA_linux

硬件平台PL的搭建同ZYNQ基础系列（六） DMA基本用法，在这个工程的基础上添加SD卡（根据自己的开发板硬件选择相应的引脚）
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201810/13800-40231-…; alt="" width="670"></center>

然后直接生成bit文件，然后记得要导出硬件（包含bit文件）进SDK

二、生成设备树

利用ZYNQ SOC快速打开算法验证通路（4）——AXI DMA使用解析及环路测试

judy /

<strong>一、AXI DMA介绍</strong>

　　本篇博文讲述AXI DMA的一些使用总结，硬件IP子系统搭建与SDK C代码封装参考米联客ZYNQ教程。若想让ZYNQ的PS与PL两部分高速数据传输，需要利用PS的HP（高性能）接口通过AXI_DMA完成数据搬移，这正符合PG021 AXI DMA v7.1 LogiCORE IP Product Guide中介绍的AXI DMA的应用场景：The AXI DMA provides high-speed data movement between system memory and an AXI4-Stream-based target IP such as AXI Ethernet.

订阅 AXI-DMA