ZYNQ学习之路——AXI DMA
judy 在 周四, 10/14/2021 - 09:19 提交
AXI DMA IP核提供了AXI4内存之间或AXI4-Stream IP之间的内存直接访问，可选为分散收集工作模式，初始化，状态和管理寄存器等通过AXI4-Lite 从机几口访问，结构如图1所示，AXI DMA主要包括Memory Map和Stream两部分接口，前者连接PS段，后者连接带有流接口的PL IP核
AXI-DMA
利用AXI-DMA批量发送数据到DMA
judy 在 周四, 12/03/2020 - 09:52 提交
DMA中断实例化函数，将要配置的DMA信息先lookupConfig再进行CfgInitialize，DMA采用块模式（Block mode），如果是Sg模式，则配置失败。定时器初始化函数，传入参数有定时器结构、加载值，设备ID。
AXI DMA测试-AXI总线最后一章
judy 在 周四, 11/26/2020 - 09:55 提交
增加一个AXIDMA章节，这部分内容是很多例程的基础，难度不大但是也不小，需要彻底理解整个运行机制。
【工程师分享】Xilinx AXI DMA的设备树里的xlnx,device-id设置
judy 在 周二, 11/10/2020 - 17:23 提交
在一个工程里，有两个Xilinx AXI DMA。其中一个AXI DMA设备是用于调试的。任何时候，其实只使用一个设备AXI DMA设备。软件使用了bperez77_xilinx_axidma的内核和用户态驱动。
AXI DMA详解与应用篇 | 第三讲、Data Cache与DMA一致性问题分析
judy 在 周三, 06/17/2020 - 09:18 提交
在ZYNQ的PS侧存在Cache，CPU与DDR之间通过Cache进行交互，数据暂存在Data cache中，在处理器对DDR进行写数据操作时，如果不将数据通过Cache送入DDR，DDR中的数据不会变化。在进行DMA操作时，如果没有对Cache进行适当的操作，可能导致以下两种错误
zcu102（8）AXI_STREAM实现AXI_DMA
demi 在 周三, 09/18/2019 - 13:58 提交
AXI_STREAM的时序：AXI_STREAM接口一般用于大规模持续的无地址映射关系的流数据传输......
ZYNQ跑系统 系列（四） AXI-DMA的linux下运行
judy 在 周四, 10/25/2018 - 09:26 提交
AXI-DMA的linux驱动
一、搭建硬件环境
vivado版本2017.4，芯片为7010，不过不管什么版本和芯片大致步骤是一样的
利用ZYNQ SOC快速打开算法验证通路（4）——AXI DMA使用解析及环路测试
judy 在 周六, 09/29/2018 - 17:05 提交
一、AXI DMA介绍