FPGA开发技巧备忘录——Vivado 自动日期版本号 由 judy 提交于 周四, 13 十月 2022 - 17:15 阅读更多 关于 FPGA开发技巧备忘录——Vivado 自动日期版本号 我们在编译FPGA工程的时候一般需要对版本号的更新,一般来说都会有一个日期或者时间的版本标识
加速,为啥要用FPGA?——从软件到FPGA开发 judy / 周五, 2 九月 2022 - 11:09 在开始介绍FPGA之前,让我们来回顾一下学过的嵌入式软件开发吧 阅读更多 关于 加速,为啥要用FPGA?——从软件到FPGA开发登录或注册以发表评论
FPGA开发技巧备忘录——modelsim独立仿真vivado平台工程 由 judy 提交于 周四, 18 八月 2022 - 10:00 阅读更多 关于 FPGA开发技巧备忘录——modelsim独立仿真vivado平台工程 如果只是纯的.v文件仿真那很容易操作,主要是涉及到IP核,那么就必须要对vivado的IP核的库文件进行编译
直播回顾:IC Coder如何让AI智能体进入FPGA研发主流程? judy / 周四, 13 八月 2026 - 09:29 本次直播结合两个真实FPGA工程,对AI智能体进入研发主流程所需要的关键能力进行了系统梳理。 阅读更多 关于 直播回顾:IC Coder如何让AI智能体进入FPGA研发主流程?登录或注册以发表评论
“5人60天 vs 2人3天”:当FPGA开发遇上AI智能体,效率革命真的来了! judy / 周一, 3 八月 2026 - 17:38 本次直播,我们将深度拆解IC Coder——一个专为FPGA与数字IC前端研发设计的专业级AI Agent平台。它不止是“帮你写代码”的副驾驶,而是能进入工程主流程的“自主工程师”! 阅读更多 关于 “5人60天 vs 2人3天”:当FPGA开发遇上AI智能体,效率革命真的来了!登录或注册以发表评论
逻辑综合+TMR一体化,成都华微瞄准国产FPGA开发痛点 judy / 周二, 30 六月 2026 - 11:24 成都华微重磅推出逻辑综合+TMR一体化加固工具,重构国产FPGA开发流程! 阅读更多 关于 逻辑综合+TMR一体化,成都华微瞄准国产FPGA开发痛点登录或注册以发表评论
FPGA开发中布线拥塞是什么? judy / 周一, 11 五月 2026 - 09:58 FPGA布线拥塞是指在FPGA布局布线阶段,设计所需的信号连接需求超过了芯片内部特定区域的物理布线资源容量,导致信号线无法按最优路径连接,甚至完全无法布通的现象。 Tags FPGA布线 FPGA开发 阅读更多 关于 FPGA开发中布线拥塞是什么?登录或注册以发表评论
DO-254 到底是什么?先别把它当成 FPGA 开发规范 daniel / 周一, 27 四月 2026 - 09:40 文章来源:FPGA技术联盟 很多 FPGA 工程师第一次接触 DO-254 时,都会下意识地把它理解成下面这几种东西之一: • 一套“航空 FPGA 开发规范” • 一份“适航硬件设计标准” • 一个“认证要交的文档清单” • “又一套很重的流程要求” 这个理解不能说全错,但如果从这个起点出发,后面大概率会越做越别扭。 因为你会很容易产生几个典型误判: • 觉得 DO-254 应该告诉你 RTL 怎么写 • 觉得它应该规定状态机怎么编码、约束怎么写 • 觉得只要仿真做得足够强,基本就算“符合 DO-254” • 觉得它既然不是法规强制条文,那是不是可以“参考着来” 这些想法,都是很多团队刚入门时最常见的认知偏差。 先说结论 DO-254 不是 FPGA 开发规范,也不是技术手册,更不是单纯的文档要求。 如果用一句更准确的话说,它是: 一套面向机载电子硬件的设计保证指南。 这里的关键词不是“设计”,而是“设计保证”。 也就是说,DO-254 真正关心的不是: Tags NS AI-FAE FPGA开发 阅读更多 关于 DO-254 到底是什么?先别把它当成 FPGA 开发规范登录或注册以发表评论