RISC-V

新思科技联合全球生态伙伴，推出了基于全新 AMD Versal™ Premium VP1902 自适应系统级芯片（SoC）的 HAPS-200® 原型验证系统和 ZeBu-200® 硬件仿真系统产品组合。

先进处理器(CPU、GPU等)遭遇利用率墙时，开发重心从制造工艺转向工艺感知型计算机架构，聚焦能效。

ALINX  AXPGL50 开发板搭载玄铁 E901 处理器的 FPGA 开发平台，以精致的核心板+扩展板设计，展示了 RISC-V 架构在嵌入式领域的灵活性与潜力。

思尔芯、MachineWare与晶心科技联合发布一款协同仿真解决方案，旨在应对日益复杂的RISC-V芯片设计。

本次讲给大家介绍易灵思RISCV的自定义指令：在Sapphire RISC-V SoC中，支持用户定义的自定义指令，这使得开发者能够加速特定的计算任务。

本篇文章旨在描述易灵思 Sapphire Soc（软核）、Sapphire HP Soc（硬核）按照 RISC-V 标准规范中的 mcause 、mstatus 寄存器的工作逻辑

本文深入探讨 Sapphire SoC 中 RISC - V 平台级中断控制器（PLIC），解析其架构与操作机制，助力你深入了解与应用。

在处理器设计流程中，功能验证常常是最消耗时间和资源的部分，不仅占据 60% 以上的开发周期，并且是流片失败的主要风险。

协同仿真（Co-simulation）是处理器核功能验证的重要手段，提供体系结构级功能验证和逐指令出错调试粒度，被学术界及工业界广泛应用

RISC-V开放指令集架构（ISA）正为芯片产业带来革命性机遇，其开源性与模块化特性助力企业实现定制化、差异化创新，显著加速产品迭代。