Vitis HLS:使用任务级并行性的高性能设计
judy 在 周四, 08/24/2023 - 16:41 提交Vitis™ HLS 利用 AMD FPGA 提供的独特优势和特性,为高性能设计优化 C 代码
Vitis™ HLS 利用 AMD FPGA 提供的独特优势和特性,为高性能设计优化 C 代码
本文将讲解如何下载 L1 库、查看所有可用功能以及如何在 Vitis HLS GUI 中使用库函数
本文精选出部分高频问题在文中做出进一步解答
这次选择中值滤波这个常规算法作为演示算法。算法原理很简单,我们先介绍均值滤波
Vitis HLS 2022.1新增了一个pragma名为performance,其施加对象是指定函数或循环
在 2019.2 以上的版本中AMD-Xilinx去除了对 OpenCV 的库函数的直接支持,需要我们手动搭建一个OpenCV
当试图在Vitis HLS工具中编写高效的C++时,你需要谨慎使用模数运算符。这是因为C = A % B等同于C = A - B * (A / B)。换句话说,模运算符在功能上等同于三种操作
在Vitis HLS 工具中,要真正完成AXI总线突发,我们需要一个合适的代码风格并结合恰当的指令设置来达到这个目的。本章节带大家看看如何玩转AXI总线突发读写的代码风格-下。
在Vitis HLS 工具中,要真正完成AXI总线突发,我们需要一个合适的代码风格并结合恰当的指令设置来达到这个目的。本章节带大家看看如何玩转AXI总线突发读写的代码风格-上。
两个AXIStream接口类型的IP核之间有时候需要加入一个Video(具有HS\VS)接口的IP核,这就需要将AXIStream类型的数据转换为Video类型,通过Video接口的IP核之后,又要将Video接口转换为AXIStream