用RTL实现对DDR的BERT测试
judy 在 周二, 06/17/2025 - 10:12 提交
本文通过用RTL实现Fibonacci LSFR，对DDR实现误码率测试。并在RTL中实现注入错误码元的功能，模拟误码的情况
RTL
助力快速实现时序收敛——利用 AMD VERSAL™ 自适应 SoC 的设计基线策略
judy 在 周五, 05/30/2025 - 10:07 提交
您是否准备将设计迁移到 AMD Versal™ 自适应 SoC？设计基线是一种行之有效的时序收敛方法，可在深入研究复杂的布局布线策略之前，帮您的 RTL 设计奠定坚实的基础
FPGA资源爆表了？10个RTL优化实战技巧
judy 在 周二, 05/06/2025 - 15:38 提交
做FPGA项目，最怕啥？资源爆表！Timing炸裂！布线卡死！今天我给大家总结10个实战级优化技巧，每条都有具体案例，助你从根源上搞定资源问题！
如何编写 RTL 实现时序收敛
judy 在 周三, 01/08/2025 - 09:56 提交
实现时序收敛的关键要素之一是确保我们编写出能够充分利用设备架构特性和实现工具功能的优质代码。让我们来看看可以帮助我们提供更好质量代码的几个方面。
Vivado BD模式下导入RTL，如何实现聚合自定义的AXI接口？
judy 在 周二, 03/26/2024 - 09:44 提交
如何在导入Block Design后，也一样实现聚合在一起？
使用SystemC做RTL和C/C++ 的联合仿真
judy 在 周一, 12/11/2023 - 16:46 提交
本文介绍一种通过SystemC做RTL/C/C++联合仿真的方法
FPGA之RTL命名规范的"三字经"
judy 在 周四, 08/10/2023 - 09:26 提交
HDL会涉及到标识符，标识符适用于定义常数，变量，信号，端口
RTL与HLS强强联合打造FPGA新开发之路
judy 在 周三, 06/21/2023 - 09:38 提交
Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS
将自定义 IP （HDL）添加到 Vivado 模块设计（Block Design）
judy 在 周三, 05/17/2023 - 09:46 提交
使用Vivado Block Design设计解决了项目继承性问题，但是还有个问题，不知道大家有没有遇到
如何在Vivado中对RTL源文件进行加密
judy 在 周三, 02/08/2023 - 11:16 提交
本文介绍在使用源文件加密时的一些基本概念以及一些常见的问题