光纤陀螺仪 | FPGA 开发圈

光纤陀螺仪

中科亿海微SoM模组——光纤陀螺控制板

judy 在周五, 04/25/2025 - 10:49 提交

本文介绍的光纤陀螺控制板是基于中科亿海微自研的SiP芯片平台，以及光纤陀螺数字信号处理流程，研制的光纤陀螺数字信号调制和解调控制板

judy 在周五, 08/02/2024 - 09:39 提交

本文介绍的光纤陀螺控制板是基于中科亿海微自研的SiP芯片平台，以及光纤陀螺数字信号处理流程

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。