FIR滤波器

​构建自定义 AXI4-Stream FIR 滤波器

judy 在 周四, 11/07/2024 - 09:52 提交

AMD-Xilinx 的 Vivado 开发工具具有很多方便FPGA开发功能，我最喜欢的功能之一是block design的设计流程

Vivado FIR IP 配置详解 （一）

judy 在 周五, 09/27/2024 - 13:23 提交

FIR滤波器是数字信号处理中常用的滤波器，除了通过Verilog代码自己实现外，Vivado提供了一个FIR滤波器 IP，可以直接调用。

【FPGA数字信号处理】并行FIR滤波器

judy 在 周一, 09/09/2024 - 14:45 提交

今天介绍一下并行 FIR 数字滤波器的原理以及实现。

Matlab生成fir滤波器抽头系数

judy 在 周三, 03/27/2024 - 10:25 提交

在Vivado调用fir滤波器时，我们会遇到需要填充滤波器抽头系数的问题

FPGA 的数字信号处理：Verilog 实现简单的 FIR 滤波器

judy 在 周二, 06/06/2023 - 09:31 提交

该项目介绍了如何使用 Verilog 实现具有预生成系数的简单 FIR 滤波器。

matlab与FPGA数字滤波器设计（4）—— Vivado DDS 与 FIR IP核设计 FIR 数字滤波器系统

judy 在 周四, 04/01/2021 - 10:09 提交

本讲使用两个 DDS 产生待滤波的信号和matlab产生带滤波信号，结合 FIR 滤波器搭建一个信号产生及滤波的系统，并编写 testbench 进行仿真分析，第五讲、第六讲开始编写 verilog 代码设计FIR滤波器，不再调用IP核。

matlab与FPGA数字滤波器设计（1）——通过matlab的fdatool工具箱设计FIR数字滤波器

judy 在 周一, 03/29/2021 - 10:01 提交

本文以99阶FIR低通滤波器为例，学习使用matlab的fdatool工具箱设计滤波器，并将滤波器系数导出到.coe文件，联合Vivado进行FPGA的FIR滤波器设计

Xilinx中FIR滤波器IP的讲解与使用

judy 在 周二, 03/16/2021 - 14:48 提交

我们上一篇文章的混频是8MHz与5MHz的相乘，所以我们这篇文章的目的是设计一个低通滤波器滤除13MHz的成分。FIR的设计方法在数字信号处理中有两种方法，最常用的就是窗函数法。这里我们将使用汉明窗进行进一步的设计。

【通信篇】带你认识FIR滤波器

judy 在 周四, 07/02/2020 - 09:42 提交

滤波器是一种用来减少，消除干扰的电器部件，有对特定频率的频点或该频点以外的频率信号进行有效滤除，从而实现消除干扰、获取特定频率信号的功能。数字滤波器相比模拟滤波器，有着更高的精度、信噪比、无可比拟的可靠性。

Vivado FIR滤波器设计与仿真（二）

匿名 在 周二, 11/06/2018 - 02:34 提交

在Vivado FIR滤波器设计与仿真（一）中产生了两路正弦信号，频率分别为4MHz和5MHz,今天要进行FIR滤波器设计，在进行滤波器设计之前，需要对滤波器的参数进行设置，需要借助MATLAB软件或者Filter Solutions软件，这次使用Filter Solutions来进行参数设定。