FPGA工程师的核心竞争力—方法篇（二）
judy 在 周四, 01/27/2022 - 09:20 提交
本篇将重点学习解读后面三章内容：设计约束、设计实现和设计收敛。
UG949
Xilinx FPGA 和 SoC 的 UltraFast 设计方法指南 (v2021.2)
judy 在 周二, 11/30/2021 - 09:58 提交
本白皮书描述了推荐的设计方法，以实现对 Xilinx® FPGA 器件资源的有效利用，并在 Vivado® 设计套件中更快地实现设计和时序收敛。提供了推荐方法背后的原因，以支持和实现明智的设计决策。
UltraFast 设计方法时序收敛参考指南
judy 在 周三, 11/03/2021 - 10:06 提交
《UltraFast 设计方法时序收敛快捷参考指南》提供了以下分步骤流程， 用于根据《UltraFast设计方法指南》（ UG949 ）中的建议快速完成时序收敛：
Xilinx FPGA和SoC的超高速设计方法指南 (v2021.1)
judy 在 周二, 09/07/2021 - 10:35 提交
本文描述了推荐的设计方法，以实现对Xilinx® FPGA器件资源的有效利用，并在Vivado® Design Suite中更快地实现设计和时序收敛。提供了推荐方法背后的原因，以支持和实现明智的设计决策。
【下载】UltraFast 设计方法指南（适用于赛灵思 FPGA 和 SoC）（中文版） (v2020.2)
judy 在 周四, 03/18/2021 - 09:20 提交
本文档旨在描述推荐的设计方法，帮助用户在 Vivado® Design Suite 中有效利用赛灵思 FPGA 器件资源，并加速完成设计实现和时序收敛。提供推荐方法背后的原理，以支持用户制定出明智的设计决策。
300 多页方法论，Xilinx FPGA 设计竟然有”章”可循？
judy 在 周三, 09/16/2020 - 10:06 提交
FPGA 设计是有章可循的，如果用的是 Xilinx 的 FPGA，这个“章”就是 UG949。最新版的 UG949 是 2020.1 版本，整个文档共六大章节 306 页（点击此处查看《UltraFast 设计方法指南》）。对于如此之多的内容该如何消化吸收呢？首先，了解一下 UG949 的背景信息。
UltraFAST 设计方法指南（适用于 Vivado Design Suite）（中文版）
judy 在 周三, 09/02/2020 - 14:47 提交
本文描述了用于实现赛灵思 FPGA 器件资源的有效利用以及在 Vivado® Design Suite 中加速设计实现和时序收敛的推荐设计方法论。提供推荐方法背后的原理，以支持用户制定出明智的设计决策。