Altera 是一家著名的可编程逻辑器件（PLD）公司，专注于 FPGA（现场可编程门阵列）、CPLD（复杂可编程逻辑器件）和 SoC（片上系统） 解决方案。2015 年，Altera 被 Intel 以 167 亿美元 收购，成为 Intel Programmable Solutions Group（英特尔可编程解决方案事业部，简称 Intel PSG）。
CAST 与 Fraunhofer IPMS 提供 TSN 端点、TSN 交换机和 TSN 交换端点 IP 核，可用于构建旨在突破标准以太网局限性的 TSN 以太网网络。
本白皮书将解释不同 DRAM 类型的关键差异化特性，帮助读者为其应用选择最合适的 DRAM；并将这些特性与 Agilex 5 器件的外部内存方案相结合
本演示采用仿真的工业电机模型替代实体电机，能够在不同负载条件、驱动拓扑及性能目标下进行参数化测试，无需反复迭代硬件设计。
该套件提供支持8K视频的DisplayPort 1.4接口、适用于移动设备摄像头和显示屏的MIPI连接器，以及用于实现高效性能的LPDDR4内存。
当下，半导体行业的安全需求正经历深刻演变，后量子密码学（PQC）与 《网络弹性法案》（CRA）成为绕不开的重要议题。跟随本文一起，深入剖析这两大趋势带来的挑战
本文回顾了为资源受限型应用选择 FPGA 时需要考虑的关键设计标准。然后，以 Altera 经过功率和成本优化的 FPGA 产品组合为例，说明不同产品线如何与应用特定场景相匹配
本文主要介绍针对 25G Ethernet Altera FPGA IP 在 Darby Creek 板卡上的 PMA 内部环回测试。
PIO IP是FPGA 设计中比较简单常用的IP， 当设置PIO IP的Direction的时候，可以看到有如下4个选项
本文阐述了 Agilex™ 5 FPGA E 系列如何通过硬核内存控制器和增强型 I/O 组，简化时序收敛、降低动态和静态功耗，并高效实现低电压、高带宽的内存技术。
功率放大器 (PA) 线性化是无线接入网 (RAN) 面临的一项关键挑战，其对计算资源要求严苛。而随着网络向更高频段、更大带宽和更加动态的流量负载发展