技术

【分享】独立编译VCU Ctrl-sw的办法

<font color="#FF8000">作者:hankf,Xilinx Employee</font>

独立编译VCU Ctrl-sw的办法

1. 安装PetaLinux
2. 导入PetaLinux环境

<pre>
source /opt/Xilinx/peta/2018.2/settings.sh</pre>

创建和导出编译的环境变量
<pre>export ARCH=arm64
export CROSS_COMPILE=aarch64-linux-gnu-</pre>

基于HLS的视频缩放测试

下面向大家介绍了使用HLS封装的缩放IP来实现视频图像缩放功能。将HLS封装的缩放IP加入到OV5640图像传输系统,验证图像放大和缩小功能。

【分享】重新启动dropbear,允许root免密码登陆ssh

PetaLinux 2019.1 对ssh引入了更安全的选项,缺省使用选项-w,禁止了root登陆ssh。 这样虽然更安全,但是在调试时不方便。 在串口登陆后,可以使用下列脚本,杀死缺省dropbear的进程,重新启动dropbear

基于SRAM型FPGA的实时容错自修复系统设计方法

为提高辐射环境中电子系统的可靠性,提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。该设计方法采用粗粒度三模冗余结构和细粒度三模冗余结构对系统功能模块进行容错设计;将一种细粒度的故障检测单元嵌入到各冗余模块中对各冗余模块进行故障检测;结合动态部分重构技术可在不影响系统正常工作的前提下实现故障模块的在线修复

用于Kaldi语音识别的加速器:AIX

AIX(artificial intelligence aXellerator)是韩国SK公司为语音识别提供的一个解决方案,应用于微软的开源语音识别框架Kaldi。AIX使用了Xilinx的FPGA平台,充分利用了FPGA能提供的外存访问带宽和DSP资源。在自动语言识别(ASR)中,在性能和功耗上超过了分别超过了最领先的CPU 10.2倍和流行的GPU20.1倍

如何利用 7 系列 FPGA 中的 POST_CRC 试错

本博文介绍了利用 POST_CRC 试错的方法,但总体而言,赛灵思推荐在所有架构上使用 Soft Error Mitigation (SEM) IP。SEM IP 提供了一种可用于测试 SEU 检测与纠正能力的机制并提供了更强大的调试能力。

基于FPGA的高清视频采集系统设计

设计了一种基于HDMI接口的全高清(分辨率1 920×1 080)视频采集与显示系统,该系统以Xilinx公司Spartan6系列FPGA作为控制芯片,采用500万像素级别CMOS摄像头OV5640作为前端数据源,能够采集全高清视频信号;为了解决由于高速大容量视频数据缓存容量和速率不足导致的拖影现象

【分享】PetaLinux工程更新HDF文件的脚本

工程师可能同时使用多个Vivado工程,以便测试不同的硬件配置。所以需要让一个PetaLinux工程支持多个Vivado工程。Vivado工程更改后,PetaLinux工程需要更新HDF文件。另外最好在PetaLinux工程里记录使用的所有硬件相关文件,比如bit、HDF文件等。以便将来检查对应的硬件设计。

Vivado中Debug的操作方式,你了解几种?

Vivado中提供了多种Debug的操作方式,下面就来总结一下:

10个技巧,带你提高 Python 数据分析

提示和技巧总是非常有用的,在编程领域更是如此。有时候,小小的黑科技可以节省你大量的时间和精力。一个小的快捷方式或附加组件有时会是天赐之物,可以成为实用的效率助推器。所以,我在这里介绍下自己编程时最喜欢使用的一些提示和技巧,在这篇文章中汇总起来呈现给大家

图像处理三:图像增强算法

图像增强就是通过一定手段来增强图像的对比度,使得其中的人物或者事物更加明显,有利于后边的识别等处理。本章介绍几个传统的图像增强算法,并给出matlab实现代码,看一看不同算法的实现效果,最后再介绍一下深度学习在图像增强上的应用

资深工程师分享:FPGA图像处理的前景如何?

本人有过多年用FPGA做图像处理的经验,在此也谈一下自己的看法。用FPGA做图像处理最关键的一点优势就是:FPGA能进行实时流水线运算,能达到最高的实时性。因此在一些对实时性要求非常高的应用领域,做图像处理基本就只能用FPGA。例如在一些分选设备中图像处理基本上用的都是FPGA

如何为5G基站组件选择合适的电源?看过本文就知道了

自80年代初引入模拟蜂窝网络以来,蜂窝通信已有了长足发展。如今,随着市场由4G向5G网络解决方案迁移,蜂窝通信行业正在为实现更快数据传输速度、更低延迟以及容量、用户密度和可靠性的巨大飞跃奠定基础。例如,5G不仅可以提高数据速率(100倍)和网络容量(10倍)

一文告诉你怎么解决cache miss的问题

带宽是影响FPGA加速器的重要因素,因为大量的并行计算对数据量要求很大。如果加速器对数据的访问是不规则的,那么cache miss就会大大影响加速器性能。这篇来自FPGA2019会议的报告,向我们展示了如何来更好的处理cache miss问题,提高对缓存的利用率以及提高加速器效率

基于FPGA和万兆网的GigE Vison设计方案

本文简要描述基于FPGA和万兆网的GigE Vison IP设计方案。GigE Vison协议基于普通的以太网物理链路,运行在UDP协议层之上,包含控制协议GVCP和数据流协议GVSP两大部分,整个层次结构如下图1所示

【干货分享】Vivado 增量综合流程

从 Vivado 2019.1 版本开始,Vivado 综合引擎就已经可以支持增量流程了。这使用户能够在设计变化较小时减少总的综合运行时间。在我们开始讨论增量综合之前,我们先来讨论一下一些重要的概念,以便能够更好地理解该流程。

24 个让 Python 加速的好方法

24 个让 Python 加速的好方法

带你踏上FPGA & 图像处理之路

图像处理简而言之就是对图像进行操作从而得到自己想要的结果,它是一个非常广义的概念,包含图像增强、图像复原、图像重建、图像分析、模式识别、计算机视觉等N多个应用方向。这些应用技术有许多在本质上是相通的,但是不同应用领域的关注点往往是不同的

聊一聊Linux下如何调用Vivado SDK的gnu交叉编译工具链

前几天聊天聊到在Linux系统下调用SDK的gnu交叉编译工具链的问题,Panda同学是这么做的,简单写几句分享一下。按照正常套路,我们会专门下载第三方交叉编译工具链进行Xilinx器件的Linux开发

Verilog代码转VHDL代码经验总结

Verilog语言和VHDL语言是两种不同的硬件描述语言,但并非所有人都同时精通两种语言,所以在某些时候,需要把Verilog代码转换为VHDL代码。本文以通用的XHDL工具为例对Verilog转换到VHDL过程中存在的问题进行了总结