技术
本篇完成对HDMI显示代码的UVM仿真，梳理一下在windows-modelsim工具下UVM仿真环境的建立，调试以及遇到的问题。仿真的架构在上一篇已经做了简要介绍，这部分做重点讲解
文章阐述了Xilinx FPGA可编程的本质，逆向分析破解了FPGA编程的bit流文件，并将其与FPGA内部电路相对应，对于深度理解动态可编程及FPGA电路结构具有重要的指导价值，LUT动态可编程使得FPGA内部的资源使用起来更灵活，你可以把LUT当成BRAM使用，也可以随时改变若干个LUT组成电路完成的硬件功能
UltraRAM 原语（也称为 URAM）可在 Xilinx UltraScale +™ 架构中使用，而且可用来高效地实现大容量深存储器。URAM 原语具有实现高速内存访问所需的可配置流水线属性和专用级联连接。 流水线阶段和级联连接是使用原语上的属性来配置的。 本篇博文描述的是通过将 URAM 矩阵配置为使用流水线寄存器来实现最佳时序性能的方法。
无线设备和其处理的数据量每年都呈指数递增(53% 复合年增长率。随着这些设备产生并处理的数据量越来越多，连接这些设备的无线通信基础设施也必须持续发展才能满足需求。如图 1 所示，4G 网络频谱效率的提高已经不足以提供 3GPP[2] 定义的三大高级 5G 用例所需数据速率的阶梯函数了
Verilog HDL (Hardware Description Language) 是一种硬件描述语言，可以在算法级、门级到开关级的多种抽象设计层次上对数字系统建模。它可以描述设计的行为特性、数据流特性、结构组成以及包含响应监控和设计验证方面的时延和波形产生机制
为了使相关传输被CCI监听，需要设置寄存器lpd_apu的最低两位为1，而且必须在A53处于复位态时设置。我们利用MPSoC BootROM在加载时设置寄存器lpd_apu。
为了用MPSoC BootROM在加载时设置寄存器lpd_apu，需要准备寄存器初始化文件，并且使用寄存器初始化文件创建启动文件boot.bin
做图像处理没有显示怎么能行，所以用两章来介绍HDMI的协议以及编码实现。HDMI的编码，仿真和调试会花费较长时间，特别是第一次在windows环境下部署UVM环境，对于刚刚入门UVM的我来说，这块也花费了很长时间。截止目前设计和仿真的代码都已经做完。所以这章主要介绍HDMI的协议以及设计的架构，之后再用一章来介绍HDMI的实现和驱动编写
本入门文章由两部分组成，旨在介绍JESD204C标准，着重说明其与JESD204B的不同之处，并详细阐明为达成上述目标、提供对用户更友好的接口、实现各行各业的带宽能力需求而引入的关键新特性。本系列的第一部分概述版本差异和新特性，第二部分将深入探讨最重要的新特性
一般情况下，我们会专门下载第三方交叉编译工具链进行Xilinx器件的Linux开发（工具链获取：git clone https://github.com/xupsh/Codesourcery.git）。但是，Xilinx在其SDK下集成了交叉编译工具链
实验室回来一批板子，上面有RGMII接口、SGMII接口等各种接口，怎么测试这些网口是否正常呢？的确需要一些经验。比如RGMII接口，最重要的是看在哪里去做的时钟和数据偏移。这时，常常需要使用VIO去读取PHY里面对应寄存器的值，看是否工作在正常RGMII接口时序模式。
此博客面向想要开始使用 PetaLinux、了解其关键工具、概念和功能的任何人。在第一篇博客文章中，我们将介绍如何针对 ZCU102 开发板创建 PetaLinux 工程，以及如何修改镜像
根据美国土木工程师学会（ASCE）发布的2017年基础设施报告卡，美国614,387座桥梁中近40％至少有半个世纪的历史。2016年，近10％的车辆在结构上存在缺陷。平均每天有1.88亿辆车跨越结构上不足的桥梁。桥梁的管理者们不断寻找更能减小成本效益的方法来保持桥梁的良好维修
技术这个东西，如果只是用在工作岗位上的话，就是一个“搬砖”的工具，如果把它分享出来，没准还能碰撞出有意思的东西来，你们说是吧？好了，这一系列博文教程叫做“FPGA软硬件加速入门”，顾名思义，就是利用FPGA本身的特点，在软硬件进行不同的系统分工，加速系统输出的速度（主要是计算），我会尽量从入门者的角度讲解相关内容
ESIstream是一个开源的串行数据接口协议，成本极低，支持多种FPGA架构的简单硬件实现，并占用最小的资源。简单来说，它是JEDEC的JESD204B子集1和2标准的开源替代方案。另外，ESIstream可为用户带来很多好处，这里将讨论其中的一些，包括低复杂度、低链接延迟和实现确定性延迟的简单方案。
在VCU TRD 2019.1的Linux里，使用devemem读写内存，得到错误“devmem: mmap: Operation not permitted”。
本文从最原始文件搭建仿真环境的思路出发，尝试着研究脱离Vivado单独建仿真环境的过程中都会遇到什么问题，采用什么样的方法比较容易解决，笔者试了好几个工程，总结出一套相对完善的解决思路，来分享给大家。
现代高速模数转换器（ADC）已经实现了射频（RF）信号的直接采样，因而在许多情况下均无需进行混频，同时也提高了系统的灵活性和功能。本系列文章将从三个部分入手，说明如何将散射参数（也称为S参数）应用于直接射频采样结构的设计。
在项目中，CERN研究人员通过将AI推理和性能关键传感器的预处理在部署于大型强子对撞机（LHC）中的Xilinx Virtex Ultrascale FPGA上结合，通过自行设计的一套HLS4ML的软件工具，可定制计算极大的加速了处理能力， 并且使得神经网络推理的延时降低到100ns数量级
该系列前两篇主要扯了扯Linux中GUI相关的DRI框架及相关组件实现方式。细想一下，对于GUI相关的加速能做的其实不多，开发一个2D或3D的显卡加速子模块对于一个DEMO教程的量级来说工作量太大，我们在这只实现一下简单的功能
