赛灵思 Alveo™ U50 数据中心加速器卡为金融计算、机器学习、计算存储以及数据搜索和分析领域的工作负载提供优化加速功能。U50 基于赛灵思 UltraScale+™ 架构，采用高效的 75 瓦封装，外形小巧，U50 包括 带宽为 460GB/s 的 HBM2，100GbE 网络和 PCI Express 4.0，专为部署在任意服务器上而打造

在JESD204C入门系列的 第1部分 中，通过描述它解决的一些问题，对JESD204标准的新版本进行了说明。通过描述新的术语和特性来总结B和C版本标准之间的差异，然后逐层概述这些差异。因为第1部分已经奠定了理解基础，现在我们来进一步研究一下JESD204C标准几个更值得注意的新特性

今天赛灵思再宣布推出 Alveo™ U50，进一步扩展 其Alveo 数据中心加速器卡产品组合。Alveo U50 卡是业界首款可以支持第四代PCIe ( PCIe Gen 4) 的轻量级自适应计算加速卡， 特别为单个可重配置的 FPGA 平台就能大幅加速各种不同的关键计算、网络和存储工作负载而设计

本指南介绍Xilinx Zynq UltraScale+RFSoC特性套件的组件，功能和操作。

这篇文章介绍一种不同于针对压缩单个权重的方法：多个权重数据组合为向量，将向量视为一个整体，映射到其他向量空间，完成压缩。作者在resnet-50上做了实验，将100MB权重压缩到了5MB（实现了20倍压缩比例），同时在imageNet上测试的top-1精度保持的很好（76.1%）

数据类型
基本数据类型:
整型(int)，浮点型(float)，字符串(str)，列表(list)，元组(tuple)，字典(dict)，集合(set),布尔(bool)

数值类型（整数，浮点，布尔）
序列类型（字符串，列表，元组）
散列类型（字典，集合）

字节类型 a=bytes(‘123’)/a=b’123’
字节数组bytearrary(‘123’)

可变序列:列表，集合，字典
不可变序列:字符串，元组

FPGA为什么是可以编程的？恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无关紧要的。他们潜意识的认为可编程嘛，肯定就是像写软件一样啦。软件编程的思想根深蒂固，看到Verilog或者VHDL就像看到C语言或者其它软件编程语言一样。一条条的读，一条条的分析

本篇咱们继续以ADI公司的多通道高速ADC—AD9249为实例，向大家演示FPGA是如何通过SPI协议向该ADC读写寄存器配置数据的。如下图所示为AD9249的功能框图，其为16通道、65MSPS、14bit精度的多通道高速ADC，且其SPI接口只为三线模式

在本次直播课程当中，我们将向您详细讲解及演示，基于赛灵思的加速方案是如何帮助客户实现从传统 ADAS 方案演变为更多基于机器学习和 AI 的自动驾驶的。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6059685072001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

网络压缩在AI加速中可以说起到“四两拨千斤”的作用，网络参数的减小不仅仅降低了存储和带宽，而且使计算逻辑简单，降低了LUT资源。从本篇开始，我们就一起挖掘一下网络压缩算法的类型，原理，实现，以及效果。写这类算法类文章，一是学习，二是希望能够令更多做FPGA的人，不再将眼光局限于RTL，仿真，调试，关心一下算法，定会发现FPGA的趣味和神通

由东南大学、赛灵思电子科技（上海）有限公司（Xilinx）、南京集成电路产业服务中心（ICisC）联合主办的2019 SEU-XILINX暑期学校完美落幕啦！ 在7月7号到7月19号的2周时间之内，通过2次测试，7场专题讲座和7天项目开发的经历，让来自于国内、澳门地区和海外71所高校合计110名学员学习和实践了FPGA设计技巧和各种各种工具结合下的智能应用

使用前，执行命令source /opt/Xilinx/SDK/2019.1/settings64.sh ，导入相关路径，就可以。

Xilinx的FPGA有多种配置接口，如SPI，BPI，SeletMAP，Serial，JTAG等；如果从时钟发送者的角度分，还可以分为主动Master（即由FPGA自己发送配置时钟信号CCLK）和被动Slave（即由外部器件提供配置所需要的时钟信号）；另外还可由板上稳定晶振提供时钟信号，经由FPGA的EMCCLK接口，再从CCLK端口送出

本篇文章，我们将从与自动驾驶的关系、加速中遇到的挑战、量化计算、节约资源和带宽五个方面，介绍 ACU-Advanced 的核心高性能芯片 FPGA 的相关技术。这是一篇“硬核”的技术文章。正是这些后台的“硬核”技术，成就了令人炫目的自动驾驶。本文中介绍的相关技术已经落实在 Valet Parking 产品中的量产 ACU 硬件上。

本文首先说明了PL开发的完整流程，再对仿真和调试功能进行单独说明。

当赛灵思确定公司未来的重点将是实现数据中心加速，以及从芯片供应商转变为提供下一代平台公司的时候，赛灵思高层执行团队就已经在着手确定和物色可以支撑这些战略的关键技术和可以提供这些关键技术的企业，而Solarflare 公司就在我们的候选名单之中

后摩尔定律时代，计算拐点出现，面对 AI、IoT、5G、大数据和自动化等数据密集型应用对算力无止境的需求，作为创新核心的半导体行业，将如何满足设计创新者对高性能芯片的追求？

Deepgreen DB 视频发现工具是一款大规模并行 Postgres (MPP) 数据仓库平台，专门面向非结构化视频数据与结构化关系数据的大数据分析而设计。它通过编排大量 FPGA 加速节点，在执行复杂的汇总和比较操作的同时扫描大量数据，从而高效地解决复杂的分析问题。

前两篇我们学习了UDP的发送，本文学习如何处理接收数据。lwIP为UDP接收提供了回调机制，学会回调机制的使用可以为学习更复杂的TCP回调打下基础。本文使用UDP设计一个echo服务器，开发板将来自所有IP地址和端口的数据原路发送回去，功能和SDK提供的“lwip echo server”例程一样，只不过例程使用的是TCP协议。

<font color="#FF8000">作者：hankf，Xilinx Employee</font>

独立编译VCU Ctrl-sw的办法

1. 安装PetaLinux
2. 导入PetaLinux环境

<pre>
source /opt/Xilinx/peta/2018.2/settings.sh</pre>

创建和导出编译的环境变量
<pre>export ARCH=arm64
export CROSS_COMPILE=aarch64-linux-gnu-</pre>