【视频】基于 FPGA 的实时多媒体处理接口

demi 在周一, 09/02/2019 - 14:10 提交

赛灵思视频加速技术研讨会上，讲师”lvan wong"作演讲“基于 FPGA 的实时多媒体处理接口”。

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

Agilex™ FPGA为当今以数据为中心的世界提供出色的灵活性和敏捷性	使用 Kria SOM 和 Vision AI 入门套件开始设计	FPGA视频拼接项目LVDS视频传输数据接口介绍
Xilinx 通过 AWS 物联网加速工业物联网解决方案	基于FPGA的数字信号处理（6）--定点数据的两种溢出处理模式：饱和（Saturate）和绕回（Wrap）	Vitis AI 库概述

最新文章