前3篇咱们介绍了 SelectIO 逻辑资源，本篇咱们就聊一聊与SelectIO 逻辑资源水乳交融、相得益彰的另一个概念——IO_FIFO。1个IO_FIFO包括1个IN_FIFO 和1个OUT_FIFO，它是7系列FPGA新设计的IO专用FIFO，主要用于IOLOGIC（例如ISERDES、IDDR、OSERDES或ODDR）逻辑功能的扩展。

本篇咱们来聊一聊高级的IO逻辑资源。所谓ISERDESE2模块，即Input serial-to-parallel converters。该模块的作用就是实现高速源同步输入数据的串并转换。所谓OSERDESE2模块，即output parallel-to-serial converters。该模块的作用就是实现高速源同步输出数据的并串转换。

体验首款 Versal™ ACAP 芯片从台积电向硅谷赛灵思总部提前交货的旅程，多年耕耘终成伟业。
<iframe src='https://v.qq.com/txp/iframe/player.html?vid=d0886s49n10&#039; allowfullscreen frameborder=0 width="600" height="400"></iframe>

超负荷搜索功能现呈现大数据相关性。BlackLynx 技术将高性能计算（加速的 CPU 和 FPGA）与标准接口及协议相结合，实现高性能分析。

VCU129 开发板整合了集成 PAM4 收发器的 Virtex® UltraScale+™ 58G PAM4 VU29P FPGA，可实现新一代网络平台。VCU129 评估套件展示了 Xilinx SerDes 技术的领先地位，可充分利用 Xilinx 无盖封装方法的低成本散热设计。VCU129 具有多种通用高速互连、板载内存和 PCIe®Gen 3 接口。

自适应和智能计算的全球领先企业赛灵思公司今天宣布已开始面向参与公司“早期试用计划”的多家一线客户交付 Versal™ AI Core 和 Versal™ Prime 系列器件。Versal 是业界首款自适应计算加速平台（ACAP），这是一款具有革命性意义的新型异构计算器件，其功能远超传统的 CPU、GPU 和 FPGA。

Xilinx GEMX（通用矩阵运算）库可提供一套高性能引擎，用于加速严重依赖矩阵运算的应用。该库附带了一组能够支持软件的 Python API，特别是 Python 开发人员可以轻松利用这些引擎的性能优势。

在赛灵思硅谷总部实验室抢鲜了解 Versal™。领略 Hello World、AI 引擎、片上网络（NoC）、PCIe、32G 收发器和搭载了多速率 MAC（MRMAC）的业界首款 ACAP，该 MAC 基于 7 nm 处理技术，现已向抢鲜体验客户发货

在项目中，CERN研究人员通过将AI推理和性能关键传感器的预处理在部署于大型强子对撞机（LHC）中的Xilinx Virtex Ultrascale FPGA上结合，通过自行设计的一套HLS4ML的软件工具，可定制计算极大的加速了处理能力， 并且使得神经网络推理的延时降低到100ns数量级

该系列前两篇主要扯了扯Linux中GUI相关的DRI框架及相关组件实现方式。细想一下，对于GUI相关的加速能做的其实不多，开发一个2D或3D的显卡加速子模块对于一个DEMO教程的量级来说工作量太大，我们在这只实现一下简单的功能

本篇主要以Xilinx的xc7z010 的SOPC（zybo的开发板）为硬件平台，在以下几方面介绍：以zynq 7000的逻辑资源（PL）搭建CRTC/Encoder/Connector硬件模块，以HDMI输出接口为例，介绍各个模块的接口特性；会先给出DRM+KMS驱动框架下的主要模块，并针对上述硬件子模块分析对应的内核驱动部分；

Falcon 计算基因组加速平台 (FGAP) 与 Xilinx 合作，既能够在支持 XBB 的本地电气设备上无缝工作，也能够在公共云上无缝工作。在云端，该平台目前在 AWS、华为以及阿里巴巴云的 FPGA 实例上提供。

本视频通过不到一分钟的时间介绍了自适应计算加速平台。这是一项了不起的创新，它将异构加速的强大功能与软件和芯片可编程特性结合在一起。 ACAP 将为任何应用和任何开发人员提供一个平台，帮助他们去革新计算领域的格局。
<iframe src='https://v.qq.com/txp/iframe/player.html?vid=c0886qtueot&#039; allowfullscreen frameborder=0 width="600" height="400"></iframe>

工业应用总是在及时寻找正确的答案。Xilinx SoC 及 FPGA 中的确定性、低时延计算与通信是在传统工业环境或智慧城市中融合 IT/OT 网关和雾计算的理想选择。无论端点处理如何混合以补充云计算、有线及无线通信协议的桥接，Xilinx 解决方案都将锚定在强大硬件可信性架构上，以实现稳健的网络安全性

如今的高端设备功耗和发热量越来越夸张，相应的散热设计也是越来越疯狂，日常的多风扇、水冷，极限超频的液氮、液氦等等无所不用其极。台北电脑展上，迪兰恒进展示了一种堪称终极的风冷散热设计。散热对象是一块赛灵思(Xilinx)的高端FPGA卡，集成两个100GbE十万兆网卡，可用于智能网卡(SmartNIC)、机器学习等

RAW API（有时称作native API）是一种事件驱动型的API，在没有操作系统的情况下使用。核心栈通过这个API完成不同协议间的交互。RAW API支持多种协议，下面介绍如何对TCP和UDP进行编程。在Xilinx平台中使用lwIP的RAW API，部分细节会有所不同，但大部分函数用法都一样。

Maxeler 实时风险 (RTR) 是一系列金融风险工具及组件，不仅包括信用价值调整 (CVA)、保证金要求（ISDA SIMM 和 CME 结算），而且还包括一个完整的衍生品定价库，由 Bloomberg 市场数据以及采用 FPML 格式的客户交易数据驱动。

在 Xilinx FPGA 上集成 AI 推断和传感器预处理可实现 GPU 和 GPU 无法实现的性能

通过使用以200 MHz运行的8个并行浮点加速器，展示小型ZU3EG SoC的科学计算能力。

AXI （Advanced eXtensible Interface） 本是由ARM公司提出的一种总线协议， Xilinx从 6 系列的 FPGA 开始对 AXI 总线提供支持，目前使用 AXI4 版本。