跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
你想成为Xilinx 超级用户吗?招募行动正式启动!

成为赛灵思超级用户,拥有以下福利,你心动了吗?

基于 Xilinx 的大规模 MIMO 方案和 5G 小蜂窝基站部署

RFDSP CEO(创意信息首席科学家)梁平院士将向大家介绍他们对于 O-RAN 的理解,以及他们所带来的诸多 5G 产品。包括 64T/64R 大规模 MIMO 平台,基于无线电前馈模块的 4D/4R 解决方案等等

带你踏上FPGA & 图像处理之路

图像处理简而言之就是对图像进行操作从而得到自己想要的结果,它是一个非常广义的概念,包含图像增强、图像复原、图像重建、图像分析、模式识别、计算机视觉等N多个应用方向。这些应用技术有许多在本质上是相通的,但是不同应用领域的关注点往往是不同的

Xilinx DPU 让 Advantech VEGA-550 变得更智能

Advantech 在 AI 、IoT 智能系统与嵌入式平台领域居于全球领先地位。他们正在开发新系列的 IoT、大数据和人工智能软硬件产品。他们的边缘智能 WISE-PaaS 核采用赛灵思技术开发,是他们的产品核心。最近,Advantech 成功地将赛灵思 DPU 部署到其采用四个 ZU7EV 器件的定制板 VEGA-550 上

Xilinx AI 速递六月刊:示例设计,工具,参考资料

赛灵思为 AI 应用提供了全面的硬件和软件支持,关注赛灵思微信,每个月您都能收到我们在 AI 相关领域的最新动向和资料更新,从设计范例,IP和工具,实例演示,到 技术文档等内容的更新,不一而足,干货满满。

【视频】拆箱 Spartan-7 SP701 FPGA 评估套件

观看视频,了解传感器融合之王 SP701 评估套件可以实现哪些功能。

聊一聊Linux下如何调用Vivado SDK的gnu交叉编译工具链

前几天聊天聊到在Linux系统下调用SDK的gnu交叉编译工具链的问题,Panda同学是这么做的,简单写几句分享一下。按照正常套路,我们会专门下载第三方交叉编译工具链进行Xilinx器件的Linux开发

Verilog代码转VHDL代码经验总结

Verilog语言和VHDL语言是两种不同的硬件描述语言,但并非所有人都同时精通两种语言,所以在某些时候,需要把Verilog代码转换为VHDL代码。本文以通用的XHDL工具为例对Verilog转换到VHDL过程中存在的问题进行了总结

SumUp Analytics Nucleus 平台

SumUp Analytics 的 Nucleus 平台是一个提供 Xilinx FPGA 支持的实时文本分析 SaaS 算法,用于从非结构化文本中识别、提取和分析重要信息。该平台在采用 Alveo™ U200 加速器卡的本地设备或 AWS EC2 F1 实例上无缝工作。Nucleus 不仅包括一个运行在 Xilinx FPGA 上的 Python/SDAccel 混合库,用于核心分析,而且还包括用于外设分析的分布式 CPU

Spartan-7 SP701 FPGA 评估套件

SP701 评估套件配备业界最佳性能功耗比 Spartan®-7 FPGA,适用于需要传感器融合的设计,如工业网络、嵌入式视觉和汽车等应用。SP701 通过 Pmods 和 FMC 连接器提供高 I/O 可用性和 I/O 扩展,使其成为 Spartan-7 FPGA 用户最大的 IP 开发平台。所包含的 XC7S100 FPGA 是 Spartan-7 系列中密度最大的器件。XC7S100 拥有 102K 逻辑单元和 400 个 I/O 引脚,可将可扩展连接与高处理能力进行配对,所有这些都通过统一封装提供,是边缘应用的理想选择。

【视频】通过 XIlinx SoC 将 DNNDK 用于自定义应用

使用 Xilinx 深度学习处理器(DPU)IP 构建自定义系统,使用面向 Xilinx SoC 的 DNNDK 优化经过训练的推断模型。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6056721489001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

Xilinx 计算库

Xilinx 计算库提供加速数学、统计、线性代数、金融函数和预构建定价模型,帮助开发人员快速构建各种加速应用。代码是开源的,可根据需要修改。

图像处理二:HDMI显示(二)

本篇完成对HDMI显示代码的UVM仿真,梳理一下在windows-modelsim工具下UVM仿真环境的建立,调试以及遇到的问题。仿真的架构在上一篇已经做了简要介绍,这部分做重点讲解

UltraScale+ FPGA Gen3 Integrated Block for PCI Express (Vivado 2019.1) 集成调试特性及使用指南

本文档描述了 Vivado 2019.1 中 PCI Express 内核的 UltraScale+ FPGA Gen3 集成块中集成的易用性特性。这些特性将在截图中详细介绍,以帮助用户更轻松理解其实现方案和用途。

介绍一篇可以动态编辑Xilinx FPGA内LUT内容的深度好文!

文章阐述了Xilinx FPGA可编程的本质,逆向分析破解了FPGA编程的bit流文件,并将其与FPGA内部电路相对应,对于深度理解动态可编程及FPGA电路结构具有重要的指导价值,LUT动态可编程使得FPGA内部的资源使用起来更灵活,你可以把LUT当成BRAM使用,也可以随时改变若干个LUT组成电路完成的硬件功能

Xilinx 7系列FPGA之MGT简介

本篇作为xilinx 7系列FPGA简介篇的最后一篇,咱们来介绍MGT(Multi-gigabittransceiver)

在DNN中FPGA做了什么?

深度神经网络(deep nearal network)是机器学习发展20年来取得的最大突破,比如在语音识别方面,相比于传统方法,其将错误率降低了30%;而在2011年的图片识别竞赛上,将错误率从26%降低到3.5%,这些使得处于发展低谷的人工智能突然热门起来,从学术界扩展到工业界,甚至在google的alpha go击败了顶级围棋大师李世石后,人工智能成为全民讨论的热门,所有的程序员都梦想转行机器学习

R3VLab首席技术官Nigel:做PoC硬件挖矿和分布式存储领域的佼佼者

自比特币诞生之后,PoW挖矿作为最主流的共识机制已经运行了十年有余,而近年来由于挖矿造成的巨大能源消耗、算力逐渐集中于几大矿池而趋向中心化,以及挖矿设备相对较高的准入门槛使得越来越多的人转向新的共识机制,如PoS、DPoS、PoC等等

通过在 Vivado Synthesis 中使 URAM 矩阵自动流水线化来实现最佳时序性能

UltraRAM 原语(也称为 URAM)可在 Xilinx UltraScale +™ 架构中使用,而且可用来高效地实现大容量深存储器。URAM 原语具有实现高速内存访问所需的可配置流水线属性和专用级联连接。 流水线阶段和级联连接是使用原语上的属性来配置的。 本篇博文描述的是通过将 URAM 矩阵配置为使用流水线寄存器来实现最佳时序性能的方法。

InAccel 的加速机器学习解决方案

使用逻辑回归、K 均值和交替最小二乘法加速您的 Apache Spark 应用。 AML 是 InAccel 的加速机器学习库。旨在维护其它开源框架(如 Apache Spark)简单易用的实用接口,同时加速机器学习模型的训练环节。现在 AML 拥有所有所需的库,可训练您的逻辑回归和 Kmeans 模型