在项目中，CERN研究人员通过将AI推理和性能关键传感器的预处理在部署于大型强子对撞机（LHC）中的Xilinx Virtex Ultrascale FPGA上结合，通过自行设计的一套HLS4ML的软件工具，可定制计算极大的加速了处理能力， 并且使得神经网络推理的延时降低到100ns数量级

在赛灵思硅谷总部实验室抢鲜了解 Versal™。领略 Hello World、AI 引擎、片上网络（NoC）、PCIe、32G 收发器和搭载了多速率 MAC（MRMAC）的业界首款 ACAP，该 MAC 基于 7 nm 处理技术，现已向抢鲜体验客户发货

该系列前两篇主要扯了扯Linux中GUI相关的DRI框架及相关组件实现方式。细想一下，对于GUI相关的加速能做的其实不多，开发一个2D或3D的显卡加速子模块对于一个DEMO教程的量级来说工作量太大，我们在这只实现一下简单的功能

Falcon 计算基因组加速平台 (FGAP) 与 Xilinx 合作，既能够在支持 XBB 的本地电气设备上无缝工作，也能够在公共云上无缝工作。在云端，该平台目前在 AWS、华为以及阿里巴巴云的 FPGA 实例上提供。

Xilinx GEMX（通用矩阵运算）库可提供一套高性能引擎，用于加速严重依赖矩阵运算的应用。该库附带了一组能够支持软件的 Python API，特别是 Python 开发人员可以轻松利用这些引擎的性能优势。

工业应用总是在及时寻找正确的答案。Xilinx SoC 及 FPGA 中的确定性、低时延计算与通信是在传统工业环境或智慧城市中融合 IT/OT 网关和雾计算的理想选择。无论端点处理如何混合以补充云计算、有线及无线通信协议的桥接，Xilinx 解决方案都将锚定在强大硬件可信性架构上，以实现稳健的网络安全性

如今的高端设备功耗和发热量越来越夸张，相应的散热设计也是越来越疯狂，日常的多风扇、水冷，极限超频的液氮、液氦等等无所不用其极。台北电脑展上，迪兰恒进展示了一种堪称终极的风冷散热设计。散热对象是一块赛灵思(Xilinx)的高端FPGA卡，集成两个100GbE十万兆网卡，可用于智能网卡(SmartNIC)、机器学习等

RAW API（有时称作native API）是一种事件驱动型的API，在没有操作系统的情况下使用。核心栈通过这个API完成不同协议间的交互。RAW API支持多种协议，下面介绍如何对TCP和UDP进行编程。在Xilinx平台中使用lwIP的RAW API，部分细节会有所不同，但大部分函数用法都一样。

本视频通过不到一分钟的时间介绍了自适应计算加速平台。这是一项了不起的创新，它将异构加速的强大功能与软件和芯片可编程特性结合在一起。 ACAP 将为任何应用和任何开发人员提供一个平台，帮助他们去革新计算领域的格局。
<iframe src='https://v.qq.com/txp/iframe/player.html?vid=c0886qtueot&#039; allowfullscreen frameborder=0 width="600" height="400"></iframe>

Maxeler 实时风险 (RTR) 是一系列金融风险工具及组件，不仅包括信用价值调整 (CVA)、保证金要求（ISDA SIMM 和 CME 结算），而且还包括一个完整的衍生品定价库，由 Bloomberg 市场数据以及采用 FPML 格式的客户交易数据驱动。

通过使用以200 MHz运行的8个并行浮点加速器，展示小型ZU3EG SoC的科学计算能力。

2019度PCI-SIG开发者大会这2天正在美国加州圣克拉拉举行，PCI-SIG今天又宣布了一个重大新闻：PCI Express® 6.0规范将计划在2021年发布，下一代PCIe技术将使数据速率再次翻倍，达到64 GT/s，同时保持与上一代的向后兼容性，并提供能效和经济高效的性能。

在实现多级CIC滤波器前我们先来了解滑动平均滤波器、微分器、积分器以及梳状滤波器原理。CIC滤波器在通信信号处理中有着重要的应用。

Design Automation Conference 自动设计大会是全球久负盛誉的产学研交流盛会，也是计算机学会推荐的A类会议之一。2019年第56届DAC大会在拉斯维加斯举行，Xilinx将平台升级到了支持Pynq框架的Ultra96，该平台搭载了Xilinx UltraScale+ ZU3器件。

互联网的下半场，科技公司为面对更加严峻的竞争环境，越来越重视开源节流。而对于身处其中且撑起 IT 半边天的技术人，如今如何了？从技术角度来看，其又该作何改变顺应潮流？接下来，我们将从 JetBrains 最新发布的《2019 开发人员生态系统现状》报告中一窥究竟。

在 Xilinx FPGA 上集成 AI 推断和传感器预处理可实现 GPU 和 GPU 无法实现的性能

在使用 PCI Express IP 进行设计时，如果在第一次尝试与链接伙伴建立链接时就非常顺利，那是非常不错的。但是，有时链接不会那么顺利。成功的 PCI Express 链接是来自两个不同供应商的产品相互兼容的结果。如果链接失败，问题有可能出在任何一方。

近几年SDN之父Nick教授身体力行的开始改造OpenFlow，网络设备第一次和计算设备一样具有了可编程的能力。和OpenFlow刚刚面世一样，用于网络设备编程的P4编程语言也存在众多误解。本文的主要目的就是解惑P4编程语言的几个常见误区。

本篇咱们来聊一聊高级的IO逻辑资源。所谓ISERDESE2模块，即Input serial-to-parallel converters。该模块的作用就是实现高速源同步输入数据的串并转换。所谓OSERDESE2模块，即output parallel-to-serial converters。该模块的作用就是实现高速源同步输出数据的并串转换。

首先这将是一个由一系列视频所组成的连续剧，我们从看着第一颗芯片在台积电诞生，看着它坐上飞机，远渡重洋来到了硅谷，我们又跟着它的视角进入到了赛灵思的实验室......所有的工程师团队都围绕在它的身边，注视着它，直到它向世界说出它的第一句问候......