在 5G 芯片和商业部署领域遥遥领先的赛灵思，首次入驻上海 2019 MWC，通过现场演示、视频、论坛演讲以及展台不胜负荷之密集交流，与前往观看与交流的5G先行者们运筹帷幄，共襄盛举

技术这个东西，如果只是用在工作岗位上的话，就是一个“搬砖”的工具，如果把它分享出来，没准还能碰撞出有意思的东西来，你们说是吧？好了，这一系列博文教程叫做“FPGA软硬件加速入门”，顾名思义，就是利用FPGA本身的特点，在软硬件进行不同的系统分工，加速系统输出的速度（主要是计算），我会尽量从入门者的角度讲解相关内容

ESIstream是一个开源的串行数据接口协议，成本极低，支持多种FPGA架构的简单硬件实现，并占用最小的资源。简单来说，它是JEDEC的JESD204B子集1和2标准的开源替代方案。另外，ESIstream可为用户带来很多好处，这里将讨论其中的一些，包括低复杂度、低链接延迟和实现确定性延迟的简单方案。

2019年6月26-28日，2019 MWC（世界移动通信大会）在上海新国际博览中心展出。作为业界唯一提供灵活应变的 5G 通信平台的供应商，赛灵思应邀在 5G 网络论坛商做主题演讲。来自赛灵思公司的无线系统架构师，Matt Ruan（阮铭博士）与众多与会者共同分享赛灵思的自适应、智能化的 5G 趋势，以及赛灵思所提供的方案和技术

体验引人瞩目的 Versal™ AI 引擎的实际表现，您将看到一系列兼具软件可编程和硬件自适应的 1GHz+ VLIW、SIMD 矢量处理内核，它具有硬化的计算单元与紧密耦合的存储器。借助 Versal AI 引擎，我们将助力您实现突破性的 AI 推断和先进的信号处理加速

现场可编程门阵列（FPGA）是实现这些愿景的特定计算硬件之一。为了让我们的读者更好地了解这项技术，Yole软件和计算市场与技术分析师Yohann Tschudi博士采访了赛灵思（Xilinx）高级总监Willard Tu先生，与其交流了FPGA在未来自动驾驶中的关键作用

在VCU TRD 2019.1的Linux里，使用devemem读写内存，得到错误“devmem: mmap: Operation not permitted”。

Bigstream Hyper 加速层可为大数据平台用户实现加速过程自动化。它由通过原生 C++ 实现的软件加速编译技术和 FPGA 加速模板组成。

在2019年，企业将利用工业制造领域的进步技术，并采取更大胆的措施来提高增长和运营效率。以下是2019年工业物联网的主要趋势和预测。

本视频介绍了 Versal 自适应的片上网络 (NOC)。 这种固有的软件可编程创新确保了该平台一经启动，即可供硬件设计师和软件开发者使用。 Versal 的各种引擎、关键接口和集成存储器控制器通过这条高效低耗的超高速连接和驱动，为定制型异构硬件解决方案带来高带宽和低时延

将直接射频采样数据转换器与Xilinx的小体积、低功耗逻辑相结合，为开发各种高性能射频设计提供了理想的平台。

共同见证 Versal™ 向世界发出的第一句话，“Hello World”。这是一个具有非凡意义的一句话，我们将之称为“生命的证据”，从此标志着 Versal ACAP 正式诞生。从收到第一块电路板起，Arm® Cortex®-A72 和 Arm® Cortex®-R5F 在 3 小时内完成启动，而 ARM Cortex-A72 上的 Linux 也在 4 天内完成启动

本文从最原始文件搭建仿真环境的思路出发，尝试着研究脱离Vivado单独建仿真环境的过程中都会遇到什么问题，采用什么样的方法比较容易解决，笔者试了好几个工程，总结出一套相对完善的解决思路，来分享给大家。

现代高速模数转换器（ADC）已经实现了射频（RF）信号的直接采样，因而在许多情况下均无需进行混频，同时也提高了系统的灵活性和功能。本系列文章将从三个部分入手，说明如何将散射参数（也称为S参数）应用于直接射频采样结构的设计。

工业物联网推动工业控制器从预定义任务自动化向在更大网络中提供灵活节点的概念的发展，其可适应不断变化的任务。可访问更多的信息并可产生更多的数据。这需要将高处理性能与和所用通信协议有关的可扩展网络及灵活性相结合

Xilinx AI SDK是建立在深神经网络开发工具包（DNNDK）和深学习处理器（DPU）之上的一组高级库。通过将大量高效高质量的神经网络封装在DNNDK中，提供了一种简单易用的统一的接口，使用户在没有深度学习知识和FPGA知识的情况下使用深度学习神经网络变得容易

前3篇咱们介绍了 SelectIO 逻辑资源，本篇咱们就聊一聊与SelectIO 逻辑资源水乳交融、相得益彰的另一个概念——IO_FIFO。1个IO_FIFO包括1个IN_FIFO 和1个OUT_FIFO，它是7系列FPGA新设计的IO专用FIFO，主要用于IOLOGIC（例如ISERDES、IDDR、OSERDES或ODDR）逻辑功能的扩展。

体验首款 Versal™ ACAP 芯片从台积电向硅谷赛灵思总部提前交货的旅程，多年耕耘终成伟业。
<iframe src='https://v.qq.com/txp/iframe/player.html?vid=d0886s49n10&#039; allowfullscreen frameborder=0 width="600" height="400"></iframe>

超负荷搜索功能现呈现大数据相关性。BlackLynx 技术将高性能计算（加速的 CPU 和 FPGA）与标准接口及协议相结合，实现高性能分析。

VCU129 开发板整合了集成 PAM4 收发器的 Virtex® UltraScale+™ 58G PAM4 VU29P FPGA，可实现新一代网络平台。VCU129 评估套件展示了 Xilinx SerDes 技术的领先地位，可充分利用 Xilinx 无盖封装方法的低成本散热设计。VCU129 具有多种通用高速互连、板载内存和 PCIe®Gen 3 接口。