赛灵思公司（Xilinx, Inc.，(NASDAQ:XLNX) ) 与 SK 电讯 (SKT) 今天共同宣布：SKT 已在其数据中心中部署赛灵思 FPGA，为其人工智能 (AI) 加速。SKT 的自动语音识别 (ASR) 系统采用赛灵思® Kintex® UltraScale™ FPGA为其声控助手 NUGU 加速。与使用 GPU 相比，SKT 的自动语音识别应用性能提高了 5 倍，单位功耗性能也提高了 16 倍。该举措标志着 FPGA 加速器在韩国大型数据中心 AI 领域的首次商业应用。

最后一天！最后一天！！

1,500+ 创新创业开发者云集的盛会，期待聆听来自您的分享！
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/news/201808/13282-38771-…; alt=""></center>

Vivado运行Report Timing Summary时，只显示各个子项目最差的十条路径，很可能并不包含你最关心的路近，这个时候显示指定路径的时序报告就显得很重要了，下面就简单介绍一下Vivado下显示指定路径时序报告的流程。

<font color="#FF8000">作者：Sefa Tanis</font>

随着汽车雷达越来越普及，城市环境中拥挤不堪的射频频谱将变成一个电子战场。雷达将面临无意或有意干扰的组合式攻击，设计人员必须像在电子战(EW)中一样实施反干扰技术。

汽车雷达通常会遭受拒绝式或欺骗式干扰。拒绝式干扰会致盲受害车辆雷达。这种技术会降低信噪比，导致目标检测的概率降低。另一方面，欺骗式干扰会让受害车辆雷达"认为"存在虚假目标。受害车辆雷达失去追踪真实目标的能力，故而受害车辆的行为受到严重影响。

这些干扰可能源于汽车雷达之间的相互干扰，或者是使用廉价硬件简单地将强连续波(CW)信号指向受害车辆雷达而故意发生的攻击。

初学Xilinx SDK的开发，下面记录使用到的API函数及自己的理解。若有误，还请指教。

<font color="#FF8000">作者：John Swanson，Synopsys公司高级产品营销经理</font>

本文是该系列的第11篇。从前面的设计中可以看出，System Generator最适合的是完成DSP系统的设计，可以大大提高设计效率，而其它设计任务通常仍需要使用HDL模型来设计。

但是System Generator提供了一个特性：可以通过black box这个block将其它HDL文件以黑盒的形式封装到System Generator设计中，在仿真时使用Simulink+Vivado Simulator（或ModelSim）协同仿真的方法，在Simulink环境中完成设计的仿真测试。

在本系列的第2篇中，我们用Digital FIR Filter这个block完成了数字滤波器的设计。本文设计将把其中的滤波模块改为由HDL实现，借此介绍上述功能。

JTAG有10pin的、14pin的和20pin的，尽管引脚数和引脚的排列顺序不同，但是其中有一些引脚是一样的，各个引脚的定义如下。

<strong>一、引脚定义</strong>

Test Clock Input (TCK) -----强制要求1

TCK在IEEE1149.1标准里是强制要求的。TCK为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。

Test Mode Selection Input (TMS) -----强制要求2

TMS信号在TCK的上升沿有效。TMS在IEEE1149.1标准里是强制要求的。TMS信号用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状态间相互转换。

传统上，机器视觉是指计算机视觉在工业领域或一些实际应用及处理过程中的使用，其中需要根据视觉系统所做的图像分析，来执行某一功能或结果。视觉系统使用软件来识别预编程的特征，并且基于这些“发现”来触发各种设定的“动作”。描述它的一种最简单方法是：从数字视频和图像数据中自动提取信息。

最近在做载波同步锁相环的时候，需要用到FFT核对AD采样数据进行傅里叶变换，以得到锁相环中NCO的初始频率控制字。关于FFT蝶形算法，包括高版本的FFT核（带AXI4协议）在这先不阐述了。

本文主要是记录7.1版本的FFT核学习仿真记录，把摸索过程中遇到一些问题和解决方法都记录下来，方便以后借鉴和使用。

CNN由由可学习权重和偏置的神经元组成。每个神经元接收多个输入，对它们进行加权求和，将其传递给一个激活函数并用一个输出作为响应。整个网络有一个损失函数，在神经网络开发过程中的技巧和窍门仍然适用于CNN。很简单，对吧？

那么，卷积神经网络与神经网络有什么不同呢？
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201808/13270-386…; alt=""></center>

把张学友变成“逃犯克星”，让自动驾驶汽车实时识别路况，在顾客进入商场时就能识别他的情绪，嵌入了高速处理性能芯片的智能摄像头越来越接近于智慧城市的“眼睛”。而芯片巨头赛灵思（Xilinx）正是让这些场景得以实现的解决方案供应商之一。

　　全球最大的可编程芯片（FPGA）厂商赛灵思（Xilinx）成立于1984年，是美国一家科技公司，主要提供基于系统逻辑基础的软件程序化解决方案。其解决方案包括先进的集成电路，软件设计工具、作为知识产权核心的预定义系统函数、设计服务、客户培训、现场工程和技术支持服务。

　　近日，在“2018中国国际进口博览会智能及高端装备展区展客商展前供需对接会”上，赛灵思技术销售总监朱勇对澎湃新闻记者讲述了未来智慧城市加速解决方案的技术路径。

静态时序分析是学习FPGA必须学习的一个知识点，通过一段时间的学习，先将自己所学到的一点静态时序分析的基础稍作总结。
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201808/13272-38695-…; alt=""></center>

<font color="#FF8000">作者：Ian Collins</font>

<strong>摘要：</strong>
锁相环(PLL)电路存在于各种高频应用中，从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO)，以及矢量网络分析仪(VNA)中的超快开关频率合成器。本文将参考上述各种应用来介绍PLL电路的一些构建模块，以指导器件选择和每种不同应用内部的权衡考虑，这对新手和PLL专家均有帮助。本文参考ADI公司的ADF4xxx和HMCxxx系列PLL和压控振荡器(VCO)，并使用ADIsimPLL（ADI公司内部PLL电路仿真器）来演示不同电路性能参数。

相信很多朋友在调试ZYNQ的时候也遇到过这个问题，在SDK模式先DEBUG电路板的时候，执行完debug后，分布运行有时候进入C语言的main函数，有时候进入编译后的汇编main函数。

对于我这种汇编小白，C函数显得更容易理解，也方便调试。下面解释一下为什么会出现这两种现象，完全是因为我们操作的原因，因而完全可以避免。

　新浪科技讯8月10日下午消息，近日，华创资本正式推出由麻省理工科技评论、DeepTech深科技、华创资本共同出品的《未来版图》图书，发布会邀请了人民邮电出版社社科人文分社副社长恭竟平，DeepTech联合创始人陈禺杉，《未来版图》编定人陈序，深鉴科技创始人姚颂和华创资本合伙人熊伟铭。

　　其中，深鉴科技因7月份正式被美国Xilinx公司收购而广受关注，其创始人姚颂在会上分享了自己关于人工智能芯片的思考，姚颂表示：

　　1、AI芯片适用于不同种类，它的开发难度、开发周期、实用性应用场景可能是千差万别的；

　　2、芯片的发展趋势，以英伟达为例，已经不再是一个GPU公司，而是一个系统公司、软件公司，从应用需求定义系统架构，代表了整个行业思路的变化；

1. Precision：仿真计算时可按任意精度定点数进行，Full Precision，提供足够的精度；User defined Percision，由开发人员定义位数和小数位。（FPGA上运行的是浮点型？）

2. Aritchmetic Type：可以定义无符号或带符号位（二进制补码）作为输出类型。

3. Number of bits：定义定点数的数据格式：位数，小数位。最大位数为4096。

本文是该系列的第10篇，上一篇介绍了在System Generator设计中使用MCode模块调用MATLAB代码来完成逻辑控制。本文将介绍System Generator支持的所有MATLAB语法。

限于篇幅，本文只记录了经常用到或相对重要的内容，更详细的信息可以参考xilinx官方文档ug958->第一章->MCode小节。

<strong>MCode block特性</strong>
MCode用于在Simulink环境下执行MATLAB函数。MCode的名称与管脚即为函数名称与函数接口。在将System Generator设计导出到FPGA时，软件会将MATLAB代码转换为对应的HDL模型。MCode经常用于实现一些简单的算法功能、有限状态机和控制逻辑。

一、嵌入式Linux系统组成

<font color="#FF8000">作者：NingHeChuan（宁河川）</font>

　对于电子工程师来说，很多电路设计仿真软件都是特别大的，安装下来一般都是上G，甚至几十G，而且win7的兼容性也是最好的，不愿意升级win10是因为麻烦，而且没有必要，对于很多的设计软件来说win10还没有完全兼容，而且还不停自动更新，时间很珍贵的，谁愿意浪费大把时间搞什么兼容性问题，而不是code or design。所以EE一般会把Wndows自动更新关闭。对于普通用户来说就无所谓了，用电脑写写报告，看看片子，跟着win10升级还能体验到很多新功能，完全不会被兼容性问题困扰。关闭Windows10自动更新的方法请自行百度。